免费智能真题库
>
分章真题
2013年下半年 嵌入式系统设计师 上午试卷 综合知识
章/节：
计算机组成及主要部件的基本工作原理
考试要求：
下载本试题列表
共10条
1/1页
上一页
下一页
隶属试卷
题号
题干
难度系数/错误率
已做过
未做对
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第44题
选择题
某32位计算机的Cache容量为16KB，Cache块的大小为16B，若主存与Cache地址映像采用直接映射方式，则主存地址1234E8F8（十六进制）装入Cache的地址是（44）。
50%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第43题
选择题
使用串行总线传输数据时，被传输的数据（43）。
54%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第42题
选择题
某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或者数据占有一个时钟周期。若该总线支持burst（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（42）。
48%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第39题
选择题
一个16K×32位的存储器，其地址线和数据线的位数分别是（39）。
46%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第35题
选择题
计算机使用总线结构的主要优点是便于实现积木化，缺点是（35）。
46%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第29题
选择题
在嵌入式处理器中，下面关于“菊花链”仲裁的叙述，错误的是（29）。
51%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第28题
选择题
某按字节编址的嵌入式处理器在进行存储电路设计时，其SDRAM为32位宽，外围设备SDRAM的地址线A0应该和处理器SDRAM控制器的（28）地址线相连。
54%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第27题
选择题
嵌入式存储器系统设计中，一般使用三种存储器接口电路：NOR Flash接口。NAND Flash接口和SDRAM接口电路，以下叙述中错误的是（27）。
43%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第5题
选择题
构成运算器的部件中最核心的是（5）。
38%
2013年下半年
嵌入式系统设计..
上午试卷
综合知识
第2题
选择题
指令寄存器的位数取决于（2）。
45%
下载本试题列表
示例说明：
选择
案例
论文
共10条
1/1页
上一页
下一页
本网站所有产品设计（包括造型，颜色，图案，观感，文字，产品，内容），功能及其展示形式，均已受版权或产权保护。
任何公司及个人不得以任何方式复制部分或全部，违者将依法追究责任，特此声明。
本站部分内容来自互联网或由会员上传，版权归原作者所有。如有问题，请及时联系我们。
工作时间：9:00-20:00
客服
商务合作
客服邮箱
service@rkpass.cn
京B2-20210865
|
京ICP备2020040059号-5
|
京公网安备 11010502032051号
|
营业执照
| Copyright ©2000-2023 All Rights Reserved 软考在线版权所有
