|
|
|
|
|
|
|
8位微处理器是指使用8位数据总线的微处理器。大部分的8位微处理器有16位的地址总线，其能够访问64KB的地址空间，而8位的数据总线则可以通过多重内存存取的方式来处理更多的数据。最早的8位微处理器是1973年由Intel公司开发的8080微处理器芯片，随后各大厂商也陆续推出8位微处理器，如Zilog公司的Z80、Motorola公司的6800、National半导体公司的NSC800及Intel公司的8085等。
|
|
|
|
由于8位微处理器具有低成本、可扩充内存及接口设备等特点，目前仍然在嵌入式系统领域得到广泛应用。8位的微处理器有许多种不同时代的产品，其中有两个比较著名，一个是Intel公司推出的8048，另一个则是Fairchild及Mostek公司推出的3870。Intel公司的8048在当时是一种新的体系结构，并未延续其他已存在的微处理器体系结构，因此在指令集及体系结构的开发上变的有些困难，但因为它是定位在具可伸缩性并且低成本的产品控制单元，所以至今仍被广泛地使用。另外，其所衍生的第二代产品8051，更是目前应用最广泛的8位微处理器系列。Intel的8041及8042是延续8048的系统，并作为从处理器（Slave Processor）使用。8044是8051的延续微处理器，它包含了一个额外的链表接口，可以连到主微处理器，做其他的数据处理。
|
|
|
|
|
|
继8位的微处理器后，许多厂商为了满足更复杂的应用，推出了16位微处理器。16位微处理器是指内部总线宽度为16位的微处理器。16位微处理器的操作速度及数据吞吐能力在性能上比8位微处理器有较大的提高，它的数据宽度增加了一倍，实时处理能力更强，主频更高，集成度、RAM和ROM都有较大的增加，而且有更多的中断源，同时配置了多路的A/D转换通道和高速处理单元，适用于更复杂的控制系统。
|
|
|
|
Intel公司的8086是第一款16位微处理器，当时IBM公司推出的个人计算机都是采用8086作为个人计算机的数据处理及控制核心。8086微处理器延续了Intel公司之前的8080及8085微处理器的基本体系结构，再加上一些增强式的硬件体系结构与指令集。Intel公司随后又在1982年2月，推出了第二代的8086产品80286微处理器，集成了以往许多微处理器需额外加上的外围设备组件，包括：一个时钟产生器、两个直接内存访问信道、一个中断信号控制器、3个可程序化计时单元、可程序化芯片选择逻辑单元以及一个等待状态产生器；并且和8086及8088微处理器的软件兼容，因而受到市场的欢迎。
|
|
|
|
目前16位微控制器以Intel公司的MCS-96/196系列、TI公司的MSP430系列和Motorola公司的68H12系列为主，它们主要应用于便携式设备、工业控制及智能仪器仪表等。
|
|
|
|
|
|
32位处理器采用32位的地址和数据总线，其地址空间达到了4GB。目前主流的32位嵌入式微处理器系列主要有ARM系列、MIPS系列、PowerPC系列等。属于这些系列的嵌入式微处理器产品很多，有千种以上。
|
|
|
|
（1）ARM。作为一种RISC体系结构的微处理器，ARM处理器具有RISC体系结构的典型特征，同时具有以下特点：
|
|
|
|
.在每条数据处理指令当中，都控制算术逻辑单元ALU和移位器，以使ALU和移位器获得最大的利用率。
|
|
|
|
|
|
.同时执行Load和Store多条指令，以增加数据吞吐量。
|
|
|
|
|
|
这些是对基本RISC体系结构的增强，使得ARM处理器可以在高性能、小代码尺寸、低功耗和小芯片面积之间获得好的平衡。
|
|
|
|
|
|
.字（Word）：在ARM体系结构中，字的长度为32位，而在8位／16位处理器体系结构中，字的长度一般为16位。
|
|
|
|
.半字（Half-Word）：在ARM体系结构中，半字的长度为16位，与8位／16位处理器体系结构中字的长度一致。
|
|
|
|
.字节（Byte）：在ARM体系结构和8位／16位处理器体系结构中，字节的长度均为8位。
|
|
|
|
|
|
.用户模式（USR）：ARM处理器正常的程序执行状态。
|
|
|
|
.快速中断模式（FIQ）：用于高速数据传输或通道处理。
|
|
|
|
|
|
|
|
.数据访问终止模式（ABT）：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。
|
|
|
|
.系统模式（SYS）：运行具有特权的操作系统任务。
|
|
|
|
.定义指令中止模式（UND）：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。
|
|
|
|
（2）MIPS。MIPS 32架构刷新了32位嵌入式处理器的性能标准。它是MIPS科技公司下一代高性能MIPS-Based处理器SoC发展蓝图的基础，并向上兼容MIPS 64位架构。MIPS架构拥有强大的指令集、从32位到64位的可扩展性、广泛的软件开发工具以及众多MIPS科技公司授权厂商的支持，是领先的嵌入式架构。
|
|
|
|
MIPS 32架构是以前的MIPS Ⅰ和MIPS Ⅱ指令集架构的扩展集，整合了专门用于嵌入式应用的功能强大的新指令，以及以往只在64位R4000和R5000 MIPS处理器中能见到的已经验证的存储器管理和特权模式控制机制。通过整合强大的新功能、标准化特权模式指令以及支持前代ISA，MIPS 32架构为未来所有基于32位MIPS的开发提供了一个坚实的高性能基础。
|
|
|
|
MIPS 32架构基于一种固定长度的定期编码指令集，并采用导入／存储（load／store）数据模型。经改进，这种架构可支持高级语言的优化执行。其算术和逻辑运算采用三个操作数的形式，允许编译器优化复杂的表达式。此外，它还带有32个通用寄存器，让编译器能够通过保持对寄存器内数据的频繁存取进一步优化代码的生成性能。
|
|
|
|
（3）PowerPC。PowerPC体系结构分为三个级别。通过对体系结构以这种方式进行划分，为实现可以选择价格／性能比平衡的复杂性级别留出了空间，同时还保持了实现间的代码兼容性。
|
|
|
|
.Book Ⅰ用户指令集体系结构。定义了通用于所有PowerPC实现的用户指令和寄存器的基本集合。这些是非特权指令，为大多数程序所用。
|
|
|
|
.Book Ⅱ虚拟环境体系结构。定义了常规应用软件要求之外的附加用户级功能，例如高速缓存管理、原子操作和用户级计时器支持。虽然这些操作也是非特权的，但是程序通常还是通过操作系统调用来访问这些函数。
|
|
|
|
.Book Ⅲ操作环境体系结构。定义了操作系统所需要的内容。其中包括用于内存管理、异常向量处理、特权寄存器访问、特权计时器访问的函数。Book Ⅲ中详细说明了对各种系统服务和功能的直接硬件支持。从最初的PowerPC体系结构的开发开始，就根据特定的市场需求而发生分支。
|
|
|
|
|
|
DSP的全称是Digital Signal Process，即数字信号处理技术。DSP芯片即指能够实现数字信号处理技术的芯片。DSP芯片是一种具有特殊结构的微处理器。该芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的指令，可以用来快速地实现各种数字信号处理算法。
|
|
|
|
根据数字信号处理的要求，DSP芯片一般具有如下主要特点：
|
|
|
|
|
|
（2）程序和数据空间分开，可以同时访问指令和数据。
|
|
|
|
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。
|
|
|
|
|
|
|
|
|
|
|
|
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。
|
|
|
|
当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。近年来，数字信号处理器（DSP）芯片已经广泛用于自动控制、图像处理、通信技术、网络设备、仪器仪表和家电等领域。DSP为数字信号处理提供了高效而可靠的硬件基础。
|
|
|
|
DSP有分开的代码和数据总线即“哈佛结构”，这样在同一个时钟周期内可以进行多次存储器访问——这是因为数据总线也往往有好几组。利用这种体系结构，DSP就可以在单个时钟周期内取出一条指令和一个或者两个（或者更多）的操作数。
|
|
|
|
DSP具有流水结构，即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤，这样可以极大提高系统的执行效率。但流水线的采用也增加了软件设计的难度，要求设计者在程序设计中考虑流水的需要。
|
|
|
|
DSP有专用的硬件地址发生单元，这样它可以支持许多信号处理算法所要求的特定数据地址模式。这包括前（后）增（减）、环状数据缓冲的模地址以及快速傅里叶变换（FFT）的比特倒置地址。地址发生器单元与主ALU和乘法器并行工作，这就进一步增加了DSP在一个时钟周期内可以完成的工作量。
|
|
|
|
信号处理算法常常需要执行紧密的指令循环。对硬件辅助循环的支持，可以让DSP高效的循环执行代码块，而无需让流水线停转或者让软件来测试循环的终止条件。
|
|
|
|
DSP的功耗较小，通常在0.5W到4W，采用低功耗的DSP甚至只有0.05W，可用电池供电，很适合嵌入式系统。
|
|
|
|
|
|
多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎（内核），此时处理器能支持系统总线上的多个处理器，由总线控制器提供所有总线控制信号和命令信号，从而提高计算能力。按计算内核的对等与否，多核处理器可分为同构多核和异构多核。计算内核相同，地位对等的称为同构多核，反之称为异构多核，异构多核多采用“主处理核+协处理核”的设计思路。
|
|
|
|
|
|
（1）Intel酷睿架构处理器。酷睿（Core）是Intel公司的CPU品牌，而i7/i5/i3是酷睿品牌下的三个子品牌，分别代表高、中、低端。具体来说，桌面型号的i7/i5/i3几代的区别都比较明显：i7是至少8个线程（4核8线程到6核12线程），支持Turbo Boost动态频率技术；i5是4个线程（双核4线程或4核4线程），支持Turbo Boost；i3全部是双核4线程，不支持Turbo Boost。
|
|
|
|
（2）TI keystone架构。TMS320C6678（简称C6678）是基于KeyStone构架的高性能多核DSP，片内集成8个C66x核，单融合定点和浮点处理功能，每周期定点性能达32MAC，浮点性能达16FLOP，处理速率为1.25GHz，C6678累计处理速率高达10GHz。KeyStone构架将RISC、DSP核和协处理器、I/O口技术相结合，为片上的8个C66x核、外设、协处理器和I/O口之间提供无阻塞通信。C6678平台架构如下图所示。
|
|
|
|
|
|
|
|
|
|
（1）AMD核显。APU其实就是“加速处理器”（Accelerated Processing Unit）的英文缩写，是AMD推出的整合了x86/x64 CPU处理核心和GPU处理核心的新型“融聚”（Fusion）处理器。APU将通用运算x86架构CPU核心和可编程矢量处理引擎相融合，把CPU擅长的精密标量运算与传统上只有GPU才具备的大规模并行矢量运算结合起来。AMD APU设计综合了CPU和GPU的优势，为软件开发者带来前所未有的灵活性，能够任意采用最适合的方式开发新的应用。AMD APU通过一个高性能总线，在单个硅片上把一个可编程x86 CPU和一个GPU的矢量处理架构连为一体，双方都能直接读取高速内存。AMD APU中还包含其他一些系统成分，例如内存控制器、I/O控制器、专用视频解码器、显示输出和总线接口等。
|
|
|
|
（2）TI OMAP/Davinci处理器系列。Davinci数字媒体处理器，典型的包括OMAP3530、Davinci DM64xx系列等。通过集成ARM和DSP内核可实现许多系统优点，包括成本、功耗和面积节省。TI ARM+DSP解决方案经过优化，适用于嵌入式系统，侧重于节能和实时性能。ARM端完成外设驱动，Linux/Android OS运行，用户控制，网络传输应用程序；DSP端完成音视频编解码等信号处理算法。
|
|
|
|
TI双核异构平台TMS320DM6467，其架构图见下图。这是一种基于DSP的超强性能SoC，为实时、多种格式的高清视频转换码进行了专门的设计。DM6467数字媒体处理器集成了一个ARM926EJ-S核与600MHz的C64x+DSP核，并采用高清视频／影像协处理器（HD-VICP）等。在执行同步多格式高清编码方面，实现了超过3GHz的DSP处理能力。
|
|
|
|
|
|
|
|
（3）Xilinx Zynq处理器。Xilinx公司生产的Zynq-7000全可编程SoC（AP SoC）系列处理器集成了ARM?处理器的软件可编程性与FPGA的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上高度集成CPU、DSP、ASSP以及混合信号功能。Zynq-7000器件配备双核ARM Cortex-A9处理器，该处理器与基于28nm Artix-7或Kintex?-7的可编程逻辑集成，可实现优异的性能功耗比和最大的设计灵活性。Zynq-7000具有高达6.25MB的逻辑单元以及从6.6Gb/s到12.5Gb/s的收发器，可为多摄像头驾驶员辅助系统和4K2K超高清电视等大量嵌入式应用实现高度差异化的设计。处理器架构如下图所示。
|
|
|
|
|
|
|
