译码器
被考次数：
1次
被考频率：
低频率
答错率：
64%
知识难度：
考试要求：
掌握
知识路径：
>
嵌入式系统硬件基础知识
>
数字电路基础
>
组合逻辑电路和时序逻辑电路
>
组合逻辑电路和时序逻辑电路
>
组合逻辑电路
本知识点历年真题试卷分布
>> 试题列表
译码器又称为解码器（decoder），译码器是一种多输入多输出的组合逻辑网络，它有
n
个输入端，
m
个输出端。与译码器对应的是编码器（encoder），它实现的是译码器的逆功能。译码器的框图如下图所示。
译码器
每输入一个
n
位的二进制代码，在
m
个输出端中最多有一个有效。译码器的输入端和输出端之间应满足下列关系：
m
≤2
n
m
=2
n
时，称为全译码；当
m
<2
n
时，称为部分译码。
更多复习资料
请登录电脑版软考在线 www.rkpass.cn
京B2-20210865
|
京ICP备2020040059号-5
京公网安备 11010502032051号
|
营业执照
Copyright ©2000-2025 All Rights Reserved
软考在线版权所有
