| 多内核是指在一枚处理器中集成两个或多个完整的计算引擎（内核）。多核技术的开发源于工程师们认识到，仅仅提高单核芯片的速度会产生过多热量且无法带来相应的性能改善，先前的处理器产品就是如此。通过多核芯片，可以使计算机满足“横向扩展”（而非“纵向扩充”），从而提高性能。多核技术实现了分治法的战略，通过划分任务，线程应用能够充分利用多个执行内核，并可在特定的时间内执行更多任务。多核处理器是单枚芯片（硅核），能够直接插入单一的处理器插槽中，但操作系统会利用所有相关的资源，将它的每个执行内核作为分立的逻辑处理器。通过在两个执行内核之间划分任务，多核处理器可在特定的时钟周期内执行更多任务。
|
|
|
| 多核体系结构能够使目前的软件更出色地运行，并创建一个促进未来的软件编写更趋完善的体系结构，现有软件无须被修改就可支持多核平台。操作系统专为充分利用多个处理器而设计，且无须修改就可运行。为了充分利用多核技术，应用开发人员需要在程序设计中融入更多思路，但设计流程与目前SMP系统的设计流程相同，并且现有的单线程应用也将继续运行。
|
|
|
| 多核技术能够使服务器并行处理任务，而在以前，这可能需要使用多个处理器，多核系统更易于扩充，并且能够在更纤巧的外形中融入更强大的处理性能，这种外形所用的功耗更低、计算功耗产生的热量更少。
|
|
|
| 多核技术是处理器发展的必然，是技术发展和应用需求的必然产物。这主要基于以下事实：
|
|
|
| （1）晶体管时代即将到来。根据摩尔定律，微处理器的速度以及单片集成度每18个月就会翻一番。据估计，到2010年左右，芯片上集成的晶体管数目将超过10亿个。多核技术通过在一个芯片上集成多个简单的处理器核，充分利用这些晶体管资源，发挥其最大的能效。
|
|
|
| （2）门延迟逐渐缩短，而全局连线延迟却不断加长。随着VLSI工艺技术的发展，晶体管特征尺寸不断缩小，使得晶体管门延迟不断减少，但互连线延迟却不断变大。当芯片的制造工艺达到0.18微米甚至更小时，线延迟已经超过门延迟，成为限制电路性能提高的主要因素。在这种情况下，由于单芯片多处理器的分布式结构中全局信号较少，与集中式结构的超标量处理器结构相比，在克服线延迟影响方面更具优势。
|
|
|
| （3）符合Pollack规则。按照Pollack规则，处理器性能的提升与其复杂性的平方根成正比。如果一个处理器的硬件逻辑提高一倍，至多能提高性能40%，而如果采用两个简单的处理器构成一个相同硬件规模的双核处理器，则可以获得70%～80%的性能提升。同时在面积上也同比缩小。
|
|
|
| （4）能耗不断增长。随着工艺技术的发展和芯片复杂性的增加，芯片的发热现象日益突出。多核处理器里单个核的速度较慢，处理器消耗较少的能量，产生较少的热量。同时，原来单核处理器里增加的晶体管可用于增加多核处理器的核。在满足性能要求的基础上，多核处理器通过关闭（或降频）一些处理器等低功耗技术，可以有效地降低能耗。
|
|
|
| （5）设计成本的考虑。随着处理器结构复杂性的不断提高，和人力成本的不断攀升，设计成本随时间呈线性甚至超线性的增长。多核处理器通过处理器IP等的复用，可以极大地降低设计的成本。同时模块的验证成本也显著下降。
|
|
|
| （6）体系结构发展的必然。超标量结构和超长指令字结构在目前的高性能微处理器中被广泛采用。但是它们的发展都遇到了难以逾越的障碍。超标量结构使用多个功能部件同时执行多条指令，实现指令级的并行（Instruction-Level Parallelism, ILP）。但其控制逻辑复杂，实现困难，研究表明，超标量结构的ILP一般不超过8。超长指令字结构使用多个相同功能部件执行一条超长的指令，但也有两大问题：编译技术支持和二进制兼容问题。
|
|
|
