免费智能真题库 > 历年试卷 > 嵌入式系统设计师 > 2014年下半年 嵌入式系统设计师 下午试卷 案例
  第3题      
  知识点：   RAM   存储器   控制器   信号   中断   软件需求   维护   指令

 
阅读下列说明，回答问题1至问题3，将解答填入答题纸的对应栏内。
【说明】
某嵌入式刹车控制软件，应用于汽车刹车控制器，该软件需求如下：
1. 模式选择：采集模式控制离散量信号In_Dl并通过模式识别信号灯显示软件当前工作模式。在信号In_Dl为低电平时进入正常工作模式（模式识别信号灯为绿色），为高电平时进入维护模式（模式识别信号灯为红色）。软件在正常工作模式下仅进行刹车控制和记录刹车次数，在维护模式下仅进行中央控制器指令响应；
2. 刹车控制：采用定时中断机制，以5ms为周期采集来自驻车器发出的模拟量信号In_Al以及来自刹车踏板发出的模拟量信号In_A2,并向刹车执行组件发送模拟量信号Out_Al进行刹车控制：
3. 记录刹车次数：在Out_Al大于4V时，读出非易失存储器NVRAM中保存的刹车次数记录进行加1操作，然后保存至非易失存储器NVRAM中；
4. 响应中央控制器指令：接收来自中央控制器的串行口指令字In_Sl，回送串行口响应字Out_Sl。当接收的指令字错误时，软件直接丢弃该命令字，不进行任何响应。
指令字及响应字说明如表3-1所示。
 
问题：3.1   请简述本软件串行输入接口测试的测试策略及测试内容。针对表3-1中“读取刹车次数指令”进行鲁棒性测试时应考虑哪些情况？
 
问题：3.2   某测试人员设计了表3-2所示的操作步骤对模式选择功能进行测试（表中END表示用例到此结束）。

为进一步提高刹车控制软件的安全性，在需求中增加了设计约束：软件在单次运行过程中，若进入正常工作模式，则不得再进入维护模式。请参照表3-2的测试用例完成表3-3,用于测试该设计约束。
 
问题：3.3   本项目在开发过程中通过测试发现了17个错误，后期独立测试发现了31个软件错误，在实际使用中用户反馈了2个错误。请计算缺陷探测率（DDP）。
 
 
 

   知识点讲解    
   · RAM    · 存储器    · 控制器    · 信号    · 中断    · 软件需求    · 维护    · 指令
 
       RAM
        易失性存储设备的代表是随机存取存储器（Random Access Memory，RAM）。在计算机存储体系结构中，RAM是与CPU直接交换数据的内部存储器，也叫主存或内存，其内部结构图如下图2-12所示。
        
        RAM结构图
        RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成，如上图所示。存储矩阵由触发器排列而成，每个触发器能存储一位数据（0/1）。通常将每一组存储单元编为一个地址，存放一个“字”；每个字的位数等于这组单元的数目。存储器的容量以“字数×位数”表示。地址译码器将每个输入的地址代码译成高（或低）电平信号，从存储矩阵中选中一组单元，使之与读写控制电路接通。在读写控制信号的配合下，将数据读出或写入。
        RAM的特点之一就是随机读写，其含义指的是当RAM存储器中的数据被读取或写入时，所需要的时间与这段信息所在位置或所写入位置是无关的。
        RAM的读写速度很快，几乎是所有访问设备中写入和读取速度最快的，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
        RAM存储器在断电时将丢失其存储内容，所以称为易失性存储设备，其主要用于存储短时间使用的程序。易失性和RAM的结构有关：随机存取存储器依赖电容器存储数据。电容器充满电后代表1（二进制），未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失电荷。需要刷新就解释了随机存取存储器的易失性。
        按照RAM存储单元的工作原理，RAM又分为静态随机存储器（Static RAM，SRAM）和动态随机存储器（Dynamic RAM，DRAM）。
               SRAM
               静态存储单元是在静态触发器的基础上附加门控管而构成的。因此，它是靠触发器的自保功能存储数据的。SRAM将每个位存储在一个双稳态存储器单元，每个单元用一个六晶体管电路实现。
               数据一旦写入，其信息就稳定的保存在电路中等待读出。无论读出多少次，只要不断电，此信息会一直保持下去。SRAM初始加电时，其状态是随机的。写入新的状态，原来的旧状态就消失了。新状态会一直维持到写入新的状态为止。
               在电路工作时，即使不进行读写操作，只要保持在加电状态下，电路中就一定有晶体管导通，就一定就有电流流过，带来功率消耗。因此与DRAM相比，SRAM功耗较大，集成度不能做得很高。
               高速缓存Cache一般采用SRAM。高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多，接近于CPU的速度。
               DRAM
               DRAM将每个位存储为对一个电容的充电，每个单元由一个电容和一个访问晶体管组成。当DRAM存储器单元中的电容非常小，它被干扰之后很难恢复，也有很多原因会造成电容漏电，因此为了避免存储信息的丢失，必须定时地给电容补充电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构非常简单，所用元器件少且功耗低，可以制造得很密集，已成为大容量RAM的主流产品。
               DRAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。
               DRAM必须定时不断刷新，以保证所存储的信息不会丢失，这或许是称之为动态的原因。初始加电时，其状态是随机的。写入新的状态，原来的旧状态就消失了。新状态会一直维持到写入新的状态为止。在电路上加上电源不进行读写及刷新操作时，只是保持在加电状态下，电路中没有晶体管导通，也就没有电流流过（会有极其微小的漏电流存在），也就没有功率消耗（或功耗可忽略不计）。因此，DRAM的功耗非常小，其集成度可做的很高，当前的一块DRAM芯片的集成度可达GB级别。
               常说的内存条，就是由DRAM构成。随着时间发展，DRAM经历若干代变更，早期的PM DRAM、EDO DRAM均已淘汰，目前仍在使用的主要是SDRAM和DDR SDRAM。
               DDR SDRAM
               双倍速率同步动态随机存储器（Double Data Rate SDRAM，DDR SDRAM）。通常人们习惯称之为DDR。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系。
               内存主频和CPU主频一样，习惯上被用来表示内存的速度，它代表着该内存所能达到的最高工作频率。内存主频是以MHz（兆赫）为单位来计量的。内存主频越高在一定程度上代表着内存所能达到的速度越快。内存主频决定着该内存最高能在什么样的频率正常工作。
 
       存储器
        计算机系统中包括各种存储器，如CPU内部的通用寄存器组和Cache（高速缓存）、CPU外部的Cache、主板上的主存储器、主板外的联机（在线）磁盘存储器以及脱机（离线）的磁带存储器和光盘存储器等。不同特点的存储器通过适当的硬件、软件有机地组合在一起形成计算机的存储体系层次结构，位于更高层的存储设备比较低层次的存储设备速度更快、单位比特造价也更高。其中，Cache和主存之间的交互功能全部由硬件实现，而主存与辅存之间的交互功能可由硬件和软件结合起来实现。
               存储器的分类
                      按存储器所处的位置分类
                      按存储器所处的位置可分为内存和外存。
                      （1）内存。也称为主存（Main Memory），设在主机内或主机板上，用来存放机器当前运行所需要的程序和数据，以便向CPU提供信息。相对于外存，其特点是容量小、速度快。
                      （2）外存。也称为辅存，如磁盘、磁带和光盘等，用来存放当前不参加运行的大量信息，而在需要时调入内存。
                      按存储器的构成材料分类
                      按构成存储器的材料可分为磁存储器、半导体存储器和光存储器。
                      （1）磁存储器。磁存储器是用磁性介质做成的，如磁芯、磁泡、磁膜、磁鼓、磁带及磁盘等。
                      （2）半导体存储器。根据所用元器件又可分为双极型和MOS型；根据数据是否需要刷新又可分为静态（Static memory）和动态（Dynamic memory）两类。
                      （3）光存储器。利用光学方法读／写数据的存储器，如光盘（Optical Disk）。
                      按存储器的工作方式分类
                      按存储器的工作方式可分为读／写存储器和只读存储器。
                      （1）读／写存储器（Random Access Memory，RAM）。它指既能读取数据也能存入数据的存储器。按照存储单元的工作原理，随机存储器又分为静态随机存储器（Static RAM，SRAM）和动态随机存储器（Dynamic RAM，DRAM）。SRAM比DRAM更快，也贵得多。
                      （2）只读存储器。工作过程中仅能读取的存储器，根据数据的写入方式，这种存储器又可细分为ROM、PROM、EPROM和EEPROM等类型。
                      ①固定只读存储器（Read Only Memory，ROM）。这种存储器是在厂家生产时就写好数据的，其内容只能读出，不能改变。一般用于存放系统程序BIOS和用于微程序控制。
                      ②可编程的只读存储器（Programmable Read Only Memory，PROM）。其中的内容可以由用户一次性地写入，写入后不能再修改。
                      ③可擦除可编程的只读存储器（Erasable Programmable Read Only Memory，EPROM）。其中的内容既可以读出，也可以由用户写入，写入后还可以修改。改写的方法是写入之前先用紫外线照射15～20分钟以擦去所有信息，然后再用特殊的电子设备写入信息。
                      ④电擦除可编程的只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM）。与EPROM相似，EEPROM中的内容既可以读出，也可以进行改写。只不过这种存储器是用电擦除的方法进行数据的改写。
                      ⑤闪存（Flash Memory）。闪存是一种非易失性存储器，基于EEPROM，已成为重要的存储技术，为大量电子设备包括数码相机、手机、PDA、笔记本、台式机和服务器等计算机系统提供快速且持久的存储能力。
                      存储在ROM设备中的程序通常称为固件（Firmware）。例如，当计算机加电后，它会运行存储在ROM中的固件。
                      按访问方式分类
                      按访问方式可分为按地址访问的存储器和按内容访问的存储器。
                      按寻址方式分类
                      按寻址方式可分为随机存储器、顺序存储器和直接存储器。
                      （1）随机存储器（Random Access Memory，RAM）。这种存储器可对任何存储单元存入或读取数据，访问任何一个存储单元所需的时间是相同的。
                      （2）顺序存储器（Sequentially Addressed Memory，SAM）。访问数据所需要的时间与数据所在的存储位置相关，磁带是典型的顺序存储器。
                      （3）直接存储器（Direct Addressed Memory，DAM）。介于随机存取和顺序存取之间的一种寻址方式。磁盘是一种直接存取存储器，它对磁道的寻址是随机的，而在一个磁道内则是顺序寻址。
               相联存储器
               相联存储器是一种按内容访问的存储器。其工作原理就是把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行地将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字，特别适合于信息的检索和更新。
               相联存储器的结构如下图所示。
               
               相联存储器的结构框图
               相联存储器中，输入检索寄存器用来存放要检索的内容（关键字），屏蔽寄存器用来屏蔽那些不参与检索的字段，比较器将检索的关键字与存储体的每一单元进行比较。为了提高速度，比较器的数量应很大。对于位比较器，应每位对应一个，应有2m×N个，对于字比较器应有2m个。匹配寄存器用来记录比较的结果，它应有2m个二进制位，用来记录2m个比较器的结果，1为相等（匹配），0为不相等（不匹配）。
               相联存储器可用在高速缓冲存储器中，在虚拟存储器中用来作为段表、页表或快表存储器，用在数据库和知识库中。
               高速缓存
               高速缓存（Cache）由快速半导体存储器构成，用来存放当前最活跃的程序和数据，其内容是主存局部域的副本，对程序员来说是透明的。
                      高速缓存的组成
                      Cache存储器中控制部分的功能是判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则决定主存的一块信息放到Cache存储器的哪一块里。
                      现代CPU中Cache分为了多个层级，如下图所示。
                      
                      三级Cache示意图
                      在多级Cache的计算机中，Cache分为一级（L1 Cache）、二级（L2Cache）、三级（L3 Cache）等，CPU访存时首先查找L1 Cache，如果不命中，则访问L2Cache，直到所有级别的Cache都不命中，才访问主存。通常要求L1 Cache的速度足够快，以赶上CPU的主频。如果Cache为两级，则L1 Cache的容量一般都比较小，为几千字节到几十千字节；L2 Cache则具有较高的容量，一般为几百字节到几兆字节，以使高速缓存具有足够高的命中率。
                      高速缓存中的地址映像方法
                      在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读／写信息。这就需要将主存地址转换成Cache存储器的地址，这种地址的转换称为地址映像。Cache的地址映像有如下3种方法。
                      （1）直接映像。直接映像是指主存的块与Cache块的对应关系是固定的，如下图所示。
                      
                      直接映像示意图
                      在这种映像方式下，由于主存中的块只能存放在Cache存储器的相同块号中，因此，只要主存地址中的主存区号与Cache中记录的主存区号相同，则表明访问Cache命中。一旦命中，由主存地址中的区内块号立即可得到要访问的Cache存储器中的块，而块内地址就是主存地址中给出的低位地址。
                      直接映像方式的优点是地址变换很简单，缺点是灵活性差。例如，不同区号中块号相同的块无法同时调入Cache存储器，即使Cache存储器中有空闲的块也不能利用。
                      （2）全相联映像。全相联映像如下图所示。同样，主存与Cache存储器均分成大小相同的块。这种映像方式允许主存的任一块可以调入Cache存储器的任何一个块的空间中。
                      
                      全相联映像示意图
                      例如，主存为64MB，Cache为32KB，块的大小为4KB（块内地址需要12位），因此主存分为16384块，块号从0～16383，表示块号需要14位，Cache分为8块，块号为0～7，表示块号需3位。存放主存块号的相联存储器需要有Cache块个数相同数目的单元（该例中为8），相联存储器中每个单元记录所存储的主存块的块号，该例中相联存储器每个单元应为14位，共8个单元。
                      在地址变换时，利用主存地址高位表示的主存块号与Cache中相联存储器所有单元中记录的主存块号进行比较，若相同即为命中。这时相联存储器单元的编号就对应要访问Cache的块号，从而在相应的Cache块中根据块内地址（上例中块内地址是12位，Cache与主存的块内地址是相同的）访问到相应的存储单元。
                      全相联映像的主要优点是主存的块调入Cache的位置不受限制，十分灵活。其主要缺点是无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢。
                      （3）组相联映像。这种方式是前面两种方式的折中。具体方法是将Cache中的块再分成组。例如，假定Cache有16块，再将每两块分为1组，则Cache就分为8组。主存同样分区，每区16块，再将每两块分为1组，则每区就分为8组。
                      组相联映像就是规定组采用直接映像方式而块采用全相联映像方式。也就是说，主存任何区的0组只能存到Cache的0组中，1组只能存到Cache的1组中，以此类推。组内的块则采用全相联映像方式，即一组内的块可以任意存放。也就是说，主存一组中的任一块可以存入Cache相应组的任一块中。
                      在这种方式下，通过直接映像方式来决定组号，在一组内再用全相联映像方式来决定Cache中的块号。由主存地址高位决定的主存区号与Cache中区号比较可决定是否命中。主存后面的地址即为组号。
                      替换算法
                      替换算法的目标就是使Cache获得尽可能高的命中率。常用算法有如下几种。
                      （1）随机替换算法。就是用随机数发生器产生一个要替换的块号，将该块替换出去。
                      （2）先进先出算法。就是将最先进入Cache的信息块替换出去。
                      （3）近期最少使用算法。这种方法是将近期最少使用的Cache中的信息块替换出去。
                      （4）优化替换算法。这种方法必须先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。
                      Cache性能分析
                      Cache的性能是计算机系统性能的重要方面。命中率是Cache的一个重要指标，但不是最主要的指标。Cache设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最短的平均访问时间。设Hc为Cache的命中率，tc为Cache的存取时间，tm为主存的访问时间，则Cache存储器的等效加权平均访问时间ta为：
                      ta=Hctc+（1-Hc）tm=tc+（1-Hc）（tm-tc）
                      这里假设Cache访问和主存访问是同时启动的，其中，tc为Cache命中时的访问时间，（tm-tc）为失效访问时间。如果在Cache不命中时才启动主存，则
                      ta=tc+（1-Hc）tm
                      Cache的命中率与Cache容量的关系如下图所示。Cache容量越大，则命中率越高，随着Cache容量的增加，其失效率接近0%（命中率逐渐接近100%）。但是，增加Cache容量意味着增加Cache的成本和增加Cache的命中时间。
                      
                      Cache容量与命中率的关系
                      在指令流水线中，Cache访问作为流水线中的一个操作阶段，Cache失效将影响指令的流水。因此，降低Cache的失效率是提高Cache性能的一项重要措施。当Cache容量比较小时，容量因素在Cache失效中占有比较大的比例。降低Cache失效率的方法主要有选择恰当的块容量、提高Cache的容量和提高Cache的相联度等。
               虚拟存储器
               在概念上，可以将主存存储器看作一个由若干个字节构成的存储空间，每个字节（称为一个存储单元）有一个地址编号，主存单元的该地址称为物理地址（physical address）。当需要访问主存中的数据时，由CPU给出要访问数据所在的存储单元地址，然后由主存的读写控制部件定位对应的存储单元，对其进行读（或写）操作来完成访问操作。
               现代系统提供了一种对主存的抽象，称为虚拟存储（virtual memory），使用虚拟地址（virtual address，由CPU生成）的概念来访问主存，使用专门的MMU（Memory Management Unit）将虚拟地址转换为物理地址后访问主存。设主存容量为4GB，则其简化后的访问操作和内存模型如下图所示。
               
               内存模型及使用虚拟地址访存示意图
               虚拟存储器实际上是一种逻辑存储器，实质是对物理存储设备进行逻辑化的处理，并将统一的逻辑视图呈现给用户。因此，用户在使用时，操作的是虚拟设备，无需关心底层的物理环境，从而可以充分利用基于异构平台的存储空间，达到最优化的使用效率。
               外存储器
               外存储器用来存放暂时不用的程序和数据，并且以文件的形式存储。CPU不能直接访问外存中的程序和数据，只有将其以文件为单位调入主存才可访问。外存储器主要由磁表面存储器（如磁盘、磁带）、光盘存储器及固态硬盘（采用Flash芯片或DRAM作为存储介质的存储器）构成。
                      磁盘存储器
                      硬盘是最常见的外存储器。一个硬盘驱动器内可装有多个盘片，组成盘片组，每个盘片都配有一个独立的读／写头。
                      为了正确地存储信息，将盘片划成许多同心圆，称为磁道（track）。将一个磁道沿圆周划分为若干段，每段称为一个扇区（sector），每个扇区内可存放一个固定长度的数据块，如512字节。一组盘片的所有记录面上相同序号的磁道构成一个柱面（cylinder）。
                      硬盘的寻址信息由硬盘驱动号、柱面号、磁头号（记录面号）、数据块号（或扇区号）以及交换量组成。
                      磁盘以扇区大小的块来读写数据。对扇区的访问时间（access time）主要包括以下三个部分：寻道时间（seek time）、旋转时间（rotational latency）和传送时间（transfer time）。
                      （1）寻道时间。为了读取某个目标扇区的内容，需要将读／写头移动到包含目标扇区的磁道上，这称为寻道时间Tseek。显然，寻道时间与读／写头的移动速度以及其之前的位置有关。通过数千次对随机扇区的寻道操作求平均值来测得平均寻道时间，一般为3～9ms。
                      （2）旋转时间。一旦读／写头定位至期望的磁道，就等待目标扇区旋转到读／写头的下方，该时间依赖于读／写头到达目标扇区前盘面的位置和旋转速度。在最坏情况下，读／写头刚好错过目标扇区，就必须等待磁盘旋转一周。因此，最大旋转延迟时间Tmax rotaion为磁盘旋转速度的倒数，平均旋转时间Tavg rotaion为最大旋转延迟时间的一半。
                      （3）传送时间。当目标扇区的第一个位位于读／写头下方时，就可以开始读或写该扇区的内容了。一个扇区数据的传送时间依赖与旋转速度和每磁道的扇区数目，因此可以粗略估算一个扇区的平均传送时间Tavg transfer为磁盘旋转速度的倒数乘以每磁道扇区数的倒数。
                      现代磁盘构造复杂，大容量磁盘采用多区记录技术，将柱面的集合分割成不相交的子集，每个子集称为一个记录区。每个记录区包含一组连续的柱面，一个及记录区中每个柱面的每条磁道有相同数量的扇区，扇区数由最靠近盘片中心的磁道所能包含的扇区数决定。
                      一个磁盘上可以记录的最大位数称为其最大容量。最大容量由记录密度、磁道密度和面密度决定。
                      记录密度是指每英寸磁道的段中可以存储的位数。磁道密度是盘片半径方向上每英寸的磁道数。面密度则是记录密度与磁道密度的乘积。
                      磁盘最大容量等于每扇区字节数×每磁道平均扇区数×每盘面磁道数×每盘片记录面数×盘片数。
                      磁盘通常以千兆字节（GB）或兆兆字节（TB）为单位来表示磁盘容量，且1GB=109B，1TB=1012B。
                      磁盘控制器必须对磁盘进行格式化后才能存储数据。格式化后的容量通常小于最大容量。
                      光盘存储器
                      根据性能和用途，光盘存储器可分为只读型光盘（CD-ROM）、只写一次型光盘（WORM）和可擦除型光盘。只读型光盘是由生产厂家预先用激光在盘片上蚀刻不能再改写的各种信息，目前这类光盘的使用很普遍。只写一次型光盘是指由用户一次写入、可多次读出但不能擦除的光盘，写入方法是利用聚焦激光束的热能，使光盘表面发生永久性变化而实现的。可擦除型光盘是读／写型光盘，它是利用激光照射引起介质的可逆性物理变化来记录信息。
                      光盘存储器由光学、电学和机械部件等组成。其特点是记录密度高、存储容量大、采用非接触式读／写信息（光头距离光盘通常为2mm）、信息可长期保存（其寿命达10年以上）、采用多通道记录时数据传送率可超过200Mb/s、制造成本低、对机械结构的精度要求不高、存取时间较长。
                      固态硬盘
                      固态硬盘（Solid State Disk，SSD）的存储介质分为两种，一种是采用闪存（FLASH芯片）作为存储介质；另一种是采用DRAM作为存储介质。
                      基于闪存的固态硬盘是固态硬盘的主要类别，其主体是一块PCB板，板上最基本的配件就是控制芯片、缓存芯片和用于存储数据的闪存芯片。主控芯片是固态硬盘的大脑，其作用有两个：一是合理调配数据在各个闪存芯片上的负荷；二是承担数据中转的作用，连接闪存芯片和外部SATA或USB接口。不同主控芯片差异很大，在数据处理能力、算法，对闪存芯片的读写控制方面会有非常大的不同，直接会导致固态硬盘产品在性能上差距很大。
                      一个闪存由多个块、每块由多页组成，通常页的大小为512B～4KB，块的大小为32～128页。在闪存中，数据是以页为单位读写的。只有在一个页所在的块被整体擦除后，才能写入该页。写一个块重复写入限定次数（例如100000）后，该块就会磨损坏而不能再使用。如果一个固态硬盘的主控芯片中磨损逻辑处理得好，就可以用很多年。
                      SSD的读操作比写操作要快，顺序读写操作比随机读写操作要快。进行随机写操作时，要擦除整块，因此需要较长的时间。另外，如果写操作试图修改一个包含其他有用数据的块，则需要将有用数据复制到一个新擦除的块中，然后才能进行写入操作。
                      固态硬盘的接口规范和定义、功能及使用方法上与普通硬盘基本相同，外形和尺寸也基本与普通的2.5英寸硬盘一致。
                      固态硬盘虽然价格仍较为昂贵，容量较低，但是由于具有传统机械硬盘不具备的快速读写、质量轻、能耗低以及体积小等特点，因此常作为传统机械式硬盘的替代品使用。
               磁盘阵列技术
               磁盘阵列是由多台磁盘存储器组成的一个快速、大容量、高可靠的外存子系统。现在常见的磁盘阵列称为廉价冗余磁盘阵列（Redundant Array of Independent Disk，RAID）。
               虽然RAID包含多块硬盘，但从用户视角看则是一个独立的大型存储设备。RAID可以充分发挥出多块硬盘的优势，实现远超出任何一块单独硬盘的速度和吞吐量。除了性能上的提高之外，RAID还可以提供良好的容错能力。RAID技术分为几种不同的等级，分别可以提供不同的速度、安全性和性价比。
               目前，常见的RAID如下表所示。
               
               廉价冗余磁盘阵列
               除此之外，上述各种类型的RAID还可以组合起来，构成复合型的RAID，此处不再赘述。
               存储域网络
               存储域网络是连接服务器与存储设备的网络，它能够将多个分布在不同地点的RAID组织成一个逻辑存储设备，供多个服务器共享访问，如下图所示。通过网络将一个或多个服务器与多个存储设备连接起来，每个存储设备可以是RAID、磁带备份系统、磁带库和CD-ROM库等，构成了存储域网络（Storage Area Network，SAN）。这样的网络不仅解决服务器对存储容量的要求，还可以使多个服务器之间可以共享文件系统和辅助存储空间，避免数据和程序代码的重复存储，提高存储器的利用率。另外，SAN还实现了分布式存储系统的集中管理，降低了大容量存储系统的管理成本，提高了管理效率。
               
               SAN的结构
 
       控制器
        运算器只能完成运算，而控制器用于控制整个CPU的工作，它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
        指令控制逻辑要完成取指令、分析指令和执行指令的操作，其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。
        （1）指令寄存器（IR）。当CPU执行一条指令时，先把它从内存储器取到缓冲寄存器中，再送入IR暂存，指令译码器根据IR的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。
        （2）程序计数器（PC）。PC具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移的地址得到。
        （3）地址寄存器（AR）。AR保存当前CPU所访问的内存单元的地址。由于内存和CPU存在着操作速度上的差异，所以需要使用AR保持地址信息，直到内存的读／写操作完成为止。
        （4）指令译码器（ID）。指令包含操作码和地址码两部分，为了能执行任何给定的指令，必须对操作码进行分析，以便识别所完成的操作。指令译码器就是对指令中的操作码字段进行分析解释，识别该指令规定的操作，向操作控制器发出具体的控制信号，控制各部件工作，完成所需的功能。
        时序控制逻辑要为每条指令按时间顺序提供应有的控制信号。总线逻辑是为多个功能部件服务的信息通路的控制电路。中断控制逻辑用于控制各种中断请求，并根据优先级的高低对中断请求进行排队，逐个交给CPU处理。
 
       信号
        任务间同步的另一种方式是异步信号。在两个任务之间，可以通过相互发送信号的方式，来协调它们之间的运行步调。
        所谓的信号，指的是系统给任务的一个指示，表明某个异步事件已经发生了。该事件可能来自于外部（如其他的任务、硬件或定时器），也可能来自于内部（如执行指令出错）。异步信号管理允许任务定义一个异步信号服务例程ASR（Asynchronous Signal Routine），与中断服务程序不同的是，ASR是与特定的任务相对应的。当一个任务正在运行的时候，如果它收到了一个信号，将暂停执行当前的指令，转而切换到相应的信号服务例程去运行。不过这种切换不是任务之间的切换，因为信号服务例程通常还是在当前任务的上下文环境中运行的。
        信号机制与中断处理机制非常相似，但又各有不同。它们的相同点是：
        .都具有中断性：在处理中断和异步信号时，都要暂时地中断当前任务的运行；
        .都有相应的服务程序；
        .都可以屏蔽响应：外部硬件中断可以通过相应的寄存器操作来屏蔽，任务也能够选择不对异步信号进行响应。
        信号机制与中断机制的不同点是：
        .中断是由硬件或特定的指令产生，而信号是由系统调用产生；
        .中断触发后，硬件会根据中断向量找到相应的处理程序去执行；而信号则通过发送信号的系统调用来触发，但系统不一定马上对它进行处理；
        .中断处理程序是在系统内核的上下文中运行，是全局的；而信号处理程序是在相关任务的上下文中运行，是任务的一个组成部分。
        实时系统中不同的任务经常需要互斥地访问共享资源。当任务试图访问资源时被正使用该资源的其他任务阻塞，可能出现优先级反转的现象，即当高优先级任务企图访问已被某低优先级任务占有的共享资源时，高优先级任务必须等待直到低优先级任务释放它占有的资源。如果该低优先级任务又被一个或多个中等优先级任务阻塞，问题就更加严重。由于低优先级任务得不到执行就不能访问资源、释放资源。于是低优先级任务就以一个不确定的时间阻塞高优先级的任务，导致系统的实时性没有保障。下图为是一个优先级反转的示例。
        
        一个优先级反转的示例
        如上图所示，系统存在任务1、任务2、任务3（优先级从高到低排列）和资源R。某时，任务1和任务2都被阻塞，任务3运行且占用资源R。一段时间后，任务1和任务2相继就绪，任务1抢占任务3运行，由于申请资源R失败任务1被挂起。由于任务2的优先级高于任务3，任务2运行。由于任务3不能运行和释放资源R，因此任务1一直被阻塞。极端情况下，任务1永远无法运行，处于饿死状态。
        解决优先级反转问题的常用算法有优先级继承和优先级天花板。
               优先级继承协议
               L. Sha、R. Rajkumar和J. P. Lehoczky针对资源访问控制提出了优先级继承协议（Priority Inheritance Protocol，PIP）。
               PIP协议能与任何优先级驱动的抢占式调度算法配合使用，而且不需要有关任务访问资源情况的先验知识。优先级继承协议的执行方式是：当低优先级任务正在使用资源，高优先级任务抢占执行后也要访问该资源时，低优先级任务将提升自身的优先级到高优先级任务的级别，保证低优先级任务继续使用当前资源，以尽快完成访问，尽快释放占用的资源。这样就使高优先级任务得以执行，从而减少高优先级任务被多个低优先级任务阻塞的时间。低优先级任务在运行中，继承了高优先级任务的优先级，所以该协议被称作优先级继承协议。
               由于只有高优先级任务访问正被低优先级任务使用的资源时，优先级继承才会发生，在此之前，高优先级任务能够抢占低优先级任务并执行，所以优先级继承协议不能防止死锁，而且阻塞是可以传递的，会形成链式阻塞。另外，优先级继承协议不能将任务所经历的阻塞时间减少到尽可能小的某个范围内。最坏情况下，一个需要μ个资源，并且与v个低优先级任务冲突的任务可能被阻塞min（μ，v）次。
               优先级冲顶协议
               J. B. Goodenough和L. Sha针对资源访问控制提出了优先级冲顶协议（Priority Ceiling Protocol，PCP）。
               PCP协议扩展了PIP协议，能防止死锁和减少高优先级任务经历的阻塞时间。该协议假设所有任务分配的优先级都是固定的，每个任务需要的资源在执行前就已确定。每个资源都具有优先级冲顶值，等于所有访问该资源的任务中具有的最高优先级。任一时刻，当前系统冲顶值（current priority ceiling）等于所有正被使用资源具有的最高冲顶值。如果当前没有资源被访问，则当前系统冲顶值等于一个不存在的最小优先级。当任务试图访问一个资源时，只有其优先级高于当前系统冲顶值，或其未释放资源的冲顶值等于当前系统冲顶值才能获得资源，否则会被阻塞。而造成阻塞的低优先级任务将继承该高优先级任务的优先级。
               已经证明，PCP协议的执行规则能防止死锁，但其代价是高优先级任务可能会经历优先级冲顶阻塞（Priority ceiling blocking）。即高优先级任务可能被一个正使用某资源的低优先级任务阻塞，而该资源并不是高优先级任务请求的。这种阻塞又被称作回避阻塞（avoidance blocking），意思是因为回避死锁而引起的阻塞。即使如此，在PCP协议下，每个高优先级任务至多被低优先级任务阻塞一次。使用PCP协议后，能静态分析和确定任务之间的资源竞争，计算出任务可能经历的最大阻塞时间，从而能分析任务集合的可调度性。在PCP协议下，高优先级任务被阻塞时会放弃处理器，因此，访问共享资源的任务可能会产生4次现场切换。
 
       中断
        中断是异步发生的，是来自处理器外部的I/O设备的信号的结果。硬件中断不是由任何一条专门的指令造成的，从这个意义上来说它是异步的。硬件中断的异常处理程序常常被称为中断处理程序（interrupt handler）。
               硬中断与软中断
               硬中断是由硬件产生的，例如磁盘、网卡、键盘、时钟等。每个设备或设备集都有它自己的IRQ（中断请求）。基于IRQ，CPU可以将相应的请求分发到对应的硬件驱动上。
               软中断是一组静态定义的下半部分接口，可以在所有的处理器上同时执行，即使两个类型相同也可以。但是一个软中断不会抢占另外的一个软中断，唯一可以抢占软中断的是硬中断。
               可屏蔽中断与不可屏蔽中断
               可屏蔽中断和不可屏蔽中断都属于外部中断，是由外部中断源引起的。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。
               CPU一般设置两根中断请求输入线：可屏蔽中断请求INTR（Interrupt Require）和不可屏蔽中断请求NMI（Non Maskable Interrupt）。对于可屏蔽中断，除了受本身的屏蔽位控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF（Interrupt Flag）的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。IF位可以由用户控制，指令STI或Turbo C的Enable（）函数，将IF位置1（开中断），指令CLI或Turbo_c的Disable（）函数，将IF位清0（关中断）。
               中断优先级
               当多个中断源同时请求中断时，而CPU一次只能响应其中的一个中断，同时为了能响应所有中断，就引入中断优先级来处理。系统会根据引起中断事件的重要性和紧迫程度，将中断源分为若干个级别，称作中断优先级。中断优先级有两种：查询优先级和执行优先级。
               查询优先级是不可以更改和设置的，在该方式下当多个中断源同时产生中断信号时，中断仲裁器会选择中断源优先处理的顺序，此过程与是否发生中断服务程序的嵌套毫不相干。当CPU查询各个中断标志位的时候，会依照优先级顺序依次查询，当数个中断同时请求的时候，会优先查询到高查询优先级的中断标志位，但并不代表高查询优先级的中断可以打断已经并且正在执行的低查询优先级的中断服务。
               由于可屏蔽的中断源很多，故需要对其进行管理，如区分是哪个中断源发出的中断信号？哪个中断源最优先及怎样处理多级中断嵌套等。为此，可使用中断控制器对多个可屏蔽中断源进行管理。
               中断控制器能够对中断进行排队管理，避免中断信号的丢失，同时支持对不同中断进行优先级的配置，使高优先级中断能够中断低优先级中断，满足系统中具有更高时间约束特性功能的需要。
               中断嵌套
               当处理器正在处理一个中断时，有比该中断优先级高的中断源发出中断请求时，如果处理器正在执行中断处理程序，那么处理器会对高优先级的中断进行立即处理，处理完之后再返回到低优先级的中断服务程序继续执行。这样就形成了中断服务程序中套用中断服务程序的情况，即中断嵌套。可嵌套中断的处理流程和中断服务框图如下图所示。
               
               可嵌套中断处理流程
 
       软件需求
        在进行需求获取之前，首先要明确需要获取什么，也就是需求包含哪些内容。软件需求是指用户对目标软件系统在功能、行为、性能、设计约束等方面的期望。通常，这些需求包括功能需求、性能需求、用户或人的因素、环境需求、界面需求、文档需求、数据需求、资源使用需求、安全保密需求、可靠性需求、软件成本消耗与开发进度需求等，并预先估计以后系统可能达到的目标。此外，还需要注意其他非功能性的需求。具体内容如下。
        （1）功能需求。
        （2）性能需求。
        （3）用户或人的因素。
        （4）环境需求。
        （5）界面需求。
        （6）文档需求。
        （7）数据需求。
        （8）资源使用需求。
        （9）安全保密要求。
        （10）可靠性要求。
        （11）软件成本消耗与开发进度需求。
        （12）其他非功能性要求。
               需求分析的任务
               需求分析主要是确定待开发软件的功能、性能、数据、界面等要求。具体来说有下面几点。
               （1）确定软件系统的综合要求，包括系统界面、功能、性能、安全性、保密性、可靠性、运行等方面的要求。
               （2）分析软件系统的数据要求，包括基本数据元素、数据元素之间的逻辑关系、数据量、峰值等。
               （3）导出系统的逻辑模型，在结构化方法中可用数据流图来描述；在面向对象分析方法中可以用类模型来描述。
               （4）修正项目开发计划。
               （5）如有必要，可开发一个原型系统以验证用户的需求。
               软件需求的分类
               下面介绍软件需求的分类。
               （1）功能需求。所开发的软件必须具备什么样的功能。
               （2）非功能需求。它是指产品必须具备的属性或品质，如可靠性、性能响应时间、容错性和可扩展性等。
               （3）设计约束。其也称为限制条件、补充规约，这通常是对解决方案的一些约束说明。
               软件需求分析方法
               需求分析方法由对软件的数据域和功能域的系统分析过程及其表示方法组成。它定义了表示系统逻辑视图和物理视图的方式。大多数的需求分析方法是由数据驱动的，数据域具有数据流、数据内容和数据结构3种属性。通常一种需求分析方法总要利用其中一种或几种属性。
 
       维护
        维护阶段是软件生存期中时间最长的阶段。软件一旦交付正式投入运行后便进入软件维护阶段。该阶段的关键任务是通过各种必要的维护活动使系统持久地满足用户的需要。每一项维护活动都应该准确地记录下来，作为正式的文档资料加以保存。
 
       指令
        指令是指挥计算机完成各种操作的基本命令。
        （1）指令格式。计算机的指令由操作码字段和操作数字段两部分组成。
        （2）指令长度。指令长度有固定长度的和可变长度的两种。有些RISC的指令是固定长度的，但目前多数计算机系统的指令是可变长度的。指令长度通常取8的倍数。
        （3）指令种类。指令有数据传送指令、算术运算指令、位运算指令、程序流程控制指令、串操作指令、处理器控制指令等类型。
   题号导航      2014年下半年 嵌入式系统设计师 下午试卷 案例   本试卷我的完整做题情况  
1 /
2 /
3 /
4 /
5 /
 
第3题    在手机中做本题