在CPU的内外常设置多级高速缓存(Cache)其主要目的是(14)。

免费智能真题库 > 历年试卷 > 嵌入式系统设计师 > 2019年下半年嵌入式系统设计师上午试卷综合知识

第14题

知识点：高速缓存 Cache CPU

章/节：计算机组成及主要部件的基本工作原理

在CPU的内外常设置多级高速缓存(Cache),其主要目的是(14)。

A. 扩大主存的存储容量

B. 提高CPU访问主存数据或指令的效率

C. 扩大存储系统的容量

D. 提高CPU访问外存储器的速度

相关试题：存储器

更多>

第27题 2013年下半年

43%

嵌入式存储器系统设计中，一般使用三种存储器接口电路：NOR Flash接口。NAND Flash接口和SDRAM接口电路，以下叙述中错误的是（27..

第42题 2019年下半年

58%

某计算机存储器按字节编址，采用小端方式存放数据，假定编译器规定int型和short型长度分别为32位和16位，并且数据按双字节对齐存..

第45题 2012年下半年

55%

冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（45）。


知识点讲解
· 高速缓存 · Cache · CPU

高速缓存

高速缓存（Cache）由快速半导体存储器构成，用来存放当前最活跃的程序和数据，其内容是主存局部域的副本，对程序员来说是透明的。

高速缓存的组成

Cache存储器中控制部分的功能是判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则决定主存的一块信息放到Cache存储器的哪一块里。

现代CPU中Cache分为了多个层级，如下图所示。

三级Cache示意图

在多级Cache的计算机中，Cache分为一级（L1 Cache）、二级（L2Cache）、三级（L3 Cache）等，CPU访存时首先查找L1 Cache，如果不命中，则访问L2Cache，直到所有级别的Cache都不命中，才访问主存。通常要求L1 Cache的速度足够快，以赶上CPU的主频。如果Cache为两级，则L1 Cache的容量一般都比较小，为几千字节到几十千字节；L2 Cache则具有较高的容量，一般为几百字节到几兆字节，以使高速缓存具有足够高的命中率。

高速缓存中的地址映像方法

在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读／写信息。这就需要将主存地址转换成Cache存储器的地址，这种地址的转换称为地址映像。Cache的地址映像有如下3种方法。

（1）直接映像。直接映像是指主存的块与Cache块的对应关系是固定的，如下图所示。

直接映像示意图

在这种映像方式下，由于主存中的块只能存放在Cache存储器的相同块号中，因此，只要主存地址中的主存区号与Cache中记录的主存区号相同，则表明访问Cache命中。一旦命中，由主存地址中的区内块号立即可得到要访问的Cache存储器中的块，而块内地址就是主存地址中给出的低位地址。

直接映像方式的优点是地址变换很简单，缺点是灵活性差。例如，不同区号中块号相同的块无法同时调入Cache存储器，即使Cache存储器中有空闲的块也不能利用。

（2）全相联映像。全相联映像如下图所示。同样，主存与Cache存储器均分成大小相同的块。这种映像方式允许主存的任一块可以调入Cache存储器的任何一个块的空间中。

全相联映像示意图

例如，主存为64MB，Cache为32KB，块的大小为4KB（块内地址需要12位），因此主存分为16384块，块号从0～16383，表示块号需要14位，Cache分为8块，块号为0～7，表示块号需3位。存放主存块号的相联存储器需要有Cache块个数相同数目的单元（该例中为8），相联存储器中每个单元记录所存储的主存块的块号，该例中相联存储器每个单元应为14位，共8个单元。

在地址变换时，利用主存地址高位表示的主存块号与Cache中相联存储器所有单元中记录的主存块号进行比较，若相同即为命中。这时相联存储器单元的编号就对应要访问Cache的块号，从而在相应的Cache块中根据块内地址（上例中块内地址是12位，Cache与主存的块内地址是相同的）访问到相应的存储单元。

全相联映像的主要优点是主存的块调入Cache的位置不受限制，十分灵活。其主要缺点是无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢。

（3）组相联映像。这种方式是前面两种方式的折中。具体方法是将Cache中的块再分成组。例如，假定Cache有16块，再将每两块分为1组，则Cache就分为8组。主存同样分区，每区16块，再将每两块分为1组，则每区就分为8组。

组相联映像就是规定组采用直接映像方式而块采用全相联映像方式。也就是说，主存任何区的0组只能存到Cache的0组中，1组只能存到Cache的1组中，以此类推。组内的块则采用全相联映像方式，即一组内的块可以任意存放。也就是说，主存一组中的任一块可以存入Cache相应组的任一块中。

在这种方式下，通过直接映像方式来决定组号，在一组内再用全相联映像方式来决定Cache中的块号。由主存地址高位决定的主存区号与Cache中区号比较可决定是否命中。主存后面的地址即为组号。

替换算法

替换算法的目标就是使Cache获得尽可能高的命中率。常用算法有如下几种。

（1）随机替换算法。就是用随机数发生器产生一个要替换的块号，将该块替换出去。

（2）先进先出算法。就是将最先进入Cache的信息块替换出去。

（3）近期最少使用算法。这种方法是将近期最少使用的Cache中的信息块替换出去。

（4）优化替换算法。这种方法必须先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。

Cache性能分析

Cache的性能是计算机系统性能的重要方面。命中率是Cache的一个重要指标，但不是最主要的指标。Cache设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最短的平均访问时间。设H_c为Cache的命中率，t_c为Cache的存取时间，t_m为主存的访问时间，则Cache存储器的等效加权平均访问时间t_a为：

t_a=H_ct_c+（1-H_c）t_m=t_c+（1-H_c）（t_m-t_c）

这里假设Cache访问和主存访问是同时启动的，其中，t_c为Cache命中时的访问时间，（t_m-t_c）为失效访问时间。如果在Cache不命中时才启动主存，则

t_a=t_c+（1-H_c）t_m

Cache的命中率与Cache容量的关系如下图所示。Cache容量越大，则命中率越高，随着Cache容量的增加，其失效率接近0%（命中率逐渐接近100%）。但是，增加Cache容量意味着增加Cache的成本和增加Cache的命中时间。

Cache容量与命中率的关系

在指令流水线中，Cache访问作为流水线中的一个操作阶段，Cache失效将影响指令的流水。因此，降低Cache的失效率是提高Cache性能的一项重要措施。当Cache容量比较小时，容量因素在Cache失效中占有比较大的比例。降低Cache失效率的方法主要有选择恰当的块容量、提高Cache的容量和提高Cache的相联度等。

Cache

Cache的功能是提高CPU数据输入输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和内存之间设置小容量的高速存储器Cache。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似Cache。

Cache基本原理

使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把内存中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有，则直接从Cache中读取；若没有，再从内存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中），则可以大大提高系统性能。

如果以h代表对Cache的访问命中率（“1-h”称为失效率，或者称为未命中率），t₁表示Cache的周期时间，t₂表示内存的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t₃。则：

t₃=t₁×h+t₂×（1-h）

系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。

例如，设某计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为：

（2%×100ns+98%×10ns）+1/5×（5%×100ns+95%×10ns）=14.7ns

映射机制

当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问。这个过程被称为Cache的地址映射（映像）。在Cache的地址映射中，主存和Cache将均分成容量相同的块（页）。常见的映射方法有直接映射、全相联映射和组相联映射。

（1）直接映射。直接映射方式以随机存取存储器作为Cache存储器，硬件电路较简单。直接映射是一种多对一的映射关系，但一个主存块只能够复制到Cache的一个特定位置上去。

例如，某Cache容量为16KB（即可用14位表示），每块的大小为16B（即可用4位表示），则说明其可分为1024块（可用10位表示）。则主存地址的最低4位为Cache的块内地址，然后接下来的中间10位为Cache块号。如果内存地址为1234E8F8H的话（一共32位），那么最后4位就是1000（对应十六进制数的最后一位“8”），而中间10位，则应从E8F（1110 1000 1111）中获取，得到10 1000 1111。因此，内存地址为1234E8F8H的单元装入的Cache地址为10 1000 1111 1000。

直接映射方式的优点是比较容易实现，缺点是不够灵活，有可能使Cache的存储空间得不到充分利用。例如，假设Cache有8块，则主存的第1块与第17块同时复制到Cache的第1页，即使Cache其他页面空闲，也有一个主存页不能写入Cache。

（2）全相联映射。全相联映射使用相联存储器组成的Cache存储器。在全相联映射方式中，主存的每一页可以映射到Cache的任一页。如果淘汰Cache中某一页的内容，则可调入任一主存页中的内容，因而较直接映射方式灵活。

在全相联映射方式中，主存地址不能直接提取Cache页号，而是需要将主存页标记与Cache各页的标记逐个比较，直到找到标记符合的页（访问Cache命中），或者全部比较完后仍无符合的标记（访问Cache失败）。因此这种映射方式速度很慢，失掉了高速缓存的作用，这是全相联映射方式的最大缺点。如果让主存页标记与各Cache标记同时比较，则成本又太高。全相联映像方式因比较器电路难于设计和实现，只适用于小容量Cache。

（3）组相联映射。组相联映射是直接映射和全相联映射的折中方案。它将Cache中的块再分成组，通过直接映射方式决定组号，通过全相联映射的方式决定Cache中的块号。在组相联映射方式中，主存中一个组内的块数与Cache的分组数相同。

例如：容量为64块的Cache采用组相联方式映像，每块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为多少位？主存区号（组号）为多少位？这样的题目，首先根据主存与Cache块的容量需一致，即每个内存块的大小也是128个字，因此共有128×4096个字（2¹⁹个字），即主存地址需要19位。因为Cache分为16组，所以主存需要分为4096/16=256组，即2⁸组，因此主存组号需8位。

在组相联映射中，由于Cache中每组有若干可供选择的页，因而它在映像定位方面较直接映像方式灵活；每组页数有限，因此付出的代价不是很大，可以根据设计目标选择组内页数。

淘汰算法

当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须淘汰Cache中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出法（First In and First Out, FIFO）和近期最少使用淘汰法（Least Recently Used, LRU）。其中平均命中率最高的是LRU算法。

写操作

因为需要保证缓存在Cache中的数据与内存中的内容一致，相对读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。

（1）写直达（write through）。当要写Cache时，数据同时写回内存，有时也称为写通。

（2）写回（write back）。CPU修改Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从Cache中被淘汰时，才把数据写回到内存中。

（3）标记法。对Cache中的每一个数据设置一个有效位。当数据进入Cache后，有效位置1；而当CPU要对该数据进行修改时，数据只需写入内存并同时将该有效位清0。当要从Cache中读取数据时需要测试其有效位：若为1则直接从Cache中取数，否则从内存中取数。

CPU

CPU即中央处理器，它是计算机系统的核心部分。刚才所列的系统性能评价指标都是围绕CPU的。当然，这些指标的评价结果是建立在CPU与其他系统部件（如内存）的协同工作的基础上的。单就CPU而言，考察它在系统中的工作性能要关注CPU利用率、队列长度、每秒中断次数，等。

题号导航 2019年下半年嵌入式系统设计师上午试卷综合知识

本试卷我的完整做题情况



	第14题在手机中做本题