免费智能真题库 > 历年试卷 > 嵌入式系统设计师 > 2021年上半年 嵌入式系统设计师 下午试卷 案例
  第4题      
  知识点：   PCI   控制器   以太网   Cache   MAC   簇   存储系统   互联网络   千兆位以太网   体系结构   预测

 
【说明】
飞腾(简称FT)处理器是国产自主可控的处理器，其中FT-2000/4是一款高性能通用4核处理器。每2个核构成1个外理器核簇，并共享L2 Cache。处理器核通过片内高速互联网络及相关控制器与存储系统、I/O系统相连。处理器核采用乱序多发射超标量体系结构，支持动态分支预测和全局历史缓存区。
某数据处理计算机模块基于FT-2000/4处理器设计，模块逻辑图如图4-1所示。

该数据处理计算机模块存储系统包含Cache子系统和DDR，I/O系统包含 PCIE、高速IO子系统、千兆位以太网GMAC和低速IO子系统。
 
问题：4.1   多核处理器存在Cache一致性问题，请回答以下问题:
(1)导致Cache一致性问题的主要原因是什么?
(2)该问题主要依靠硬件还是软件来解决?
 
问题：4.2   FT-2000/4处理器集成的PCIE接口是串行总线控制器，请问以下总线哪些是串行总线?
A.UART
B.ATA
C.SPI
D.I2C
E.PCI
F.CAN
G.SATA
H.USB
 
问题：4.3   FT-2000/4的物理地址宽度为44bit，地址空间共计16TB。FT-2000/4总体地址空间划分见表 4-1。

该处理器的OSPI接口用于连接Flash存储器，请问该空间最多可以配置的Flash容量是(1)MB。
该处理器定义的Memory空间配置支持最多2GB的容量，请问Memory空间的最大地址是0x000(2)。
 
问题：4.4   FT-2000/4PCIE接口支持PCIE3.0规范，FT-2000/4的PCIE是树形结构，所有控制器都是0号总线下的设备，如图4-2所示。当访问的总线号为0时，表示是对控制器的访问。当总线号对应的控制器确实存在时，那么就转发为对控制器内配置寄存器的访问;不存在时，忽略写请求，读请求返回全F。PCIE 树形结构视图如图4-2所示。

PCIE的地址空间划分见表 4-2 所示。

当地址位于PCIE配置空间时，将按照表4-3格式进行解析。

(1)PCEI空间中配置空间的作用是什么?
(2)按照PCIE配置空间寻址格式定义，PCEI总线理论上每条总线最多可以有多少个设备?
(3)若要访问图4-1中的PEU1_C0的功能号为0的设备，如果配置空间内偏移0x4，处理器发起的配置地址数据用十六进制表示是多少?
 
 
 

   知识点讲解    
   · PCI    · 控制器    · 以太网    · Cache    · MAC    · 簇    · 存储系统    · 互联网络    · 千兆位以太网    · 体系结构    · 预测
 
       PCI
        外设部件互连标准（Peripheral Component Interconnect，PCI）总线是当前最流行的总线之一，它是由Intel公司1992年推出的一种总线标准。它定义了32位数据总线，且可扩展为64位。
        （1）高速性。PCI局部总线以33MHz的时钟频率操作，采用32位数据总线，数据传输速率可高达132Mb/s，远超过以往各种总线。而早在1995年6月推出的PCI总线规范2。PCI总线的主设备可与微机内存直接交换数据，而不必经过微机CPU中转，也提高了数据传送的效率。
        （2）即插即用性。在使用ISA板卡时，有两个问题需要解决：一是在同一台微机上使用多个不同厂家、不同型号的板卡时，板卡之间可能会有硬件资源上的冲突；二是板卡所占用的硬件资源可能会与系统硬件资源（如声卡、网卡等）相冲突。而PCI板卡的硬件资源则是由微机根据其各自的要求统一分配，绝不会有任何的冲突问题。因此，作为PCI板卡的设计者，不必关心微机的哪些资源可用，哪些资源不可用，也不必关心板卡之间是否会有冲突。因此，即使不考虑PCI总线的高速性，单凭其即插即用性，就比ISA总线优越了许多。
        （3）可靠性。PCI独立于处理器的结构，形成一种独特的中间缓冲器设计方式，将中央处理器子系统与外围设备分开。这样用户可以随意增添外围设备，以扩充电脑系统而不必担心在不同时钟频率下会导致性能的下降。与原先微机常用的ISA总线相比，PCI总线增加了奇偶校验错、系统错、从设备结束等控制信号及超时处理等可靠性措施，使数据传输的可靠性大为增加。
        （4）复杂性。PCI总线强大的功能大大增加了硬件设计和软件开发的实现难度。硬件上要采用大容量、高速度的复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）或FPGA芯片来实现PCI总线复杂的功能。软件上则要根据所用的操作系统，用软件工具编制支持即插即用功能的设备驱动程序。
        （5）自动配置。PCI总线规范规定PCI插卡可以自动配置。PCI定义了3种地址空间：存储器空间、输入／输出空间和配置空间，每个PCI设备中都有256字节的配置空间用来存放自动配置信息，当PCI插卡插入系统，BIOS（Basic Input Output System）将根据读到的有关该卡的信息，结合系统的实际情况为插卡分配存储地址、中断和某些定时信息。
        （6）共享中断。PCI总线是采用低电平有效方式，多个中断可以共享一条中断线，而ISA总线是边沿触发方式。
        （7）扩展性好。如果需要把许多设备连接到PCI总线上，而总线驱动能力不足时，可以采用多级PCI总线，这些总线上均可以并发工作，每个总线上均可挂接若干设备。因此PCI总线结构的扩展性是非常好。由于PCI的设计是要辅助现有的扩展总线标准，因此与ISA、EISA及MCA总线完全兼容。
        （8）多路复用。在PCI总线中为了优化设计采用了地址线和数据线共用一组物理线路，即多路复用。PCI接插件尺寸小，又采用了多路复用技术，减少了元器件和管脚个数，提高了效率。
        （9）严格规范。PCI总线对协议、时序、电气性能、机械性能等指标都有严格的规定，保证了PCI的可靠性和兼容性。由于PCI总线规范十分复杂，其接口的实现就有较高的技术难度。
 
       控制器
        运算器只能完成运算，而控制器用于控制整个CPU的工作，它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
        指令控制逻辑要完成取指令、分析指令和执行指令的操作，其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。
        （1）指令寄存器（IR）。当CPU执行一条指令时，先把它从内存储器取到缓冲寄存器中，再送入IR暂存，指令译码器根据IR的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。
        （2）程序计数器（PC）。PC具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移的地址得到。
        （3）地址寄存器（AR）。AR保存当前CPU所访问的内存单元的地址。由于内存和CPU存在着操作速度上的差异，所以需要使用AR保持地址信息，直到内存的读／写操作完成为止。
        （4）指令译码器（ID）。指令包含操作码和地址码两部分，为了能执行任何给定的指令，必须对操作码进行分析，以便识别所完成的操作。指令译码器就是对指令中的操作码字段进行分析解释，识别该指令规定的操作，向操作控制器发出具体的控制信号，控制各部件工作，完成所需的功能。
        时序控制逻辑要为每条指令按时间顺序提供应有的控制信号。总线逻辑是为多个功能部件服务的信息通路的控制电路。中断控制逻辑用于控制各种中断请求，并根据优先级的高低对中断请求进行排队，逐个交给CPU处理。
 
       以太网
        以太网接口一般分为十兆、百兆、千兆以太网接口。
        （1）传统以太网接口符合10Base-T物理层规范，工作速率为10Mb/s，有全双工和半双工两种工作方式。
        （2）快速以太网接口符合100Base-TX物理层规范，兼容10Base-T物理层规范，可以在10Mb/s、100Mb/s两种速率下工作，有半双工和全双工两种工作方式。它具有自动协商模式，可以与其他网络设备协商确定工作方式和速率，自动选择最合适的工作方式和速率，从而可以大大简化系统的配置和管理。传统以太网接口的配置与快速以太网接口的配置基本相同，但前者配置简单，配置项较少。
        （3）千兆以太网技术作为最新的高速以太网技术，给用户带来了提高核心网络的有效解决方案，这种解决方案的最大优点是继承了传统以太技术价格便宜的优点。千兆技术仍然是以太技术，它采用了与10Mb/s以太网相同的帧格式、帧结构、网络协议、全／半双工工作方式、流控模式以及布线系统。
        千兆以太网技术有两个标准：IEEE 802.3z和IEEE 802.3ab。
        IEEE 802.3z工作组负责制定光纤（单模或多模）和同轴电缆的全双工链路标准。IEEE 802.3z定义了基于光纤和短距离铜缆的1000Base-X，采用8B/10B编码技术，信道传输速度为1.25Gb/s，去耦后实现1000Mb/s传输速度。
        IEEE 802.3ab工作组负责制定基于半双工链路的千兆以太网标准，产生IEEE 802.3ab标准及协议。
        以太网卡可以工作在两种模式下：半双工和全双工。
        半双工：半双工传输模式实现以太网载波监听多路访问冲突检测。传统的共享LAN是在半双工下工作的，在同一时间只能传输单一方向的数据。当两个方向的数据同时传输时，就会产生冲突，这会降低以太网的效率。
        全双工：全双工传输是采用点对点连接，这种安排没有冲突，因为它们使用双绞线中两个独立的线路，这等于没有安装新的介质就提高了带宽。在全双工模式下，冲突检测电路不可用，因此每个全双工连接只用一个端口，用于点对点连接。标准以太网的传输效率可达到50%～60%的带宽，全双工在两个方向上都提供100%的效率。
 
       Cache
        Cache的功能是提高CPU数据输入输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和内存之间设置小容量的高速存储器Cache。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似Cache。
               Cache基本原理
               使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把内存中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有，则直接从Cache中读取；若没有，再从内存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中），则可以大大提高系统性能。
               如果以h代表对Cache的访问命中率（“1-h”称为失效率，或者称为未命中率），t1表示Cache的周期时间，t2表示内存的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t3。则：
               t3=t1×h+t2×（1-h）
               系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。
               例如，设某计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为：
               （2%×100ns+98%×10ns）+1/5×（5%×100ns+95%×10ns）=14.7ns
               映射机制
               当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问。这个过程被称为Cache的地址映射（映像）。在Cache的地址映射中，主存和Cache将均分成容量相同的块（页）。常见的映射方法有直接映射、全相联映射和组相联映射。
               （1）直接映射。直接映射方式以随机存取存储器作为Cache存储器，硬件电路较简单。直接映射是一种多对一的映射关系，但一个主存块只能够复制到Cache的一个特定位置上去。
               例如，某Cache容量为16KB（即可用14位表示），每块的大小为16B（即可用4位表示），则说明其可分为1024块（可用10位表示）。则主存地址的最低4位为Cache的块内地址，然后接下来的中间10位为Cache块号。如果内存地址为1234E8F8H的话（一共32位），那么最后4位就是1000（对应十六进制数的最后一位“8”），而中间10位，则应从E8F（1110 1000 1111）中获取，得到10 1000 1111。因此，内存地址为1234E8F8H的单元装入的Cache地址为10 1000 1111 1000。
               直接映射方式的优点是比较容易实现，缺点是不够灵活，有可能使Cache的存储空间得不到充分利用。例如，假设Cache有8块，则主存的第1块与第17块同时复制到Cache的第1页，即使Cache其他页面空闲，也有一个主存页不能写入Cache。
               （2）全相联映射。全相联映射使用相联存储器组成的Cache存储器。在全相联映射方式中，主存的每一页可以映射到Cache的任一页。如果淘汰Cache中某一页的内容，则可调入任一主存页中的内容，因而较直接映射方式灵活。
               在全相联映射方式中，主存地址不能直接提取Cache页号，而是需要将主存页标记与Cache各页的标记逐个比较，直到找到标记符合的页（访问Cache命中），或者全部比较完后仍无符合的标记（访问Cache失败）。因此这种映射方式速度很慢，失掉了高速缓存的作用，这是全相联映射方式的最大缺点。如果让主存页标记与各Cache标记同时比较，则成本又太高。全相联映像方式因比较器电路难于设计和实现，只适用于小容量Cache。
               （3）组相联映射。组相联映射是直接映射和全相联映射的折中方案。它将Cache中的块再分成组，通过直接映射方式决定组号，通过全相联映射的方式决定Cache中的块号。在组相联映射方式中，主存中一个组内的块数与Cache的分组数相同。
               例如：容量为64块的Cache采用组相联方式映像，每块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为多少位？主存区号（组号）为多少位？这样的题目，首先根据主存与Cache块的容量需一致，即每个内存块的大小也是128个字，因此共有128×4096个字（219个字），即主存地址需要19位。因为Cache分为16组，所以主存需要分为4096/16=256组，即28组，因此主存组号需8位。
               在组相联映射中，由于Cache中每组有若干可供选择的页，因而它在映像定位方面较直接映像方式灵活；每组页数有限，因此付出的代价不是很大，可以根据设计目标选择组内页数。
               淘汰算法
               当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须淘汰Cache中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出法（First In and First Out, FIFO）和近期最少使用淘汰法（Least Recently Used, LRU）。其中平均命中率最高的是LRU算法。
               写操作
               因为需要保证缓存在Cache中的数据与内存中的内容一致，相对读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。
               （1）写直达（write through）。当要写Cache时，数据同时写回内存，有时也称为写通。
               （2）写回（write back）。CPU修改Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从Cache中被淘汰时，才把数据写回到内存中。
               （3）标记法。对Cache中的每一个数据设置一个有效位。当数据进入Cache后，有效位置1；而当CPU要对该数据进行修改时，数据只需写入内存并同时将该有效位清0。当要从Cache中读取数据时需要测试其有效位：若为1则直接从Cache中取数，否则从内存中取数。
 
       MAC
        MAC的主要功能是控制对传输介质的访问，MAC与网络的具体拓扑方式以及传输介质的类型有关，主要是介质的访问控制和对信道资源的分配。MAC层还实现帧的寻址和识别，完成帧检测序列产生和检验等功能。
 
       簇
        簇（cluster），有时被称为索引簇，是Oracle数据库中用于存储表的一种方法。在一个簇中，系统将多个相关的表存储在一起，以缩短用户访问相关记录的时间。只有当这些相关表经常被同时访问时，才适合使用簇。对用户和应用程序而言，簇的存在是透明的，簇只影响数据的存储方式。
        在某些情况下使用簇是非常有利的，而在另外一些情况下，使用簇却可能非常不利。应当仔细考虑簇是否有助于提高系统性能。一般而言，如果集中存放的数据主要用于连接表中，那么使用簇是很好的。如果两个表存放了相关数据，并且这两个表经常被同时访问，那么通过使用簇可将相关数据预装入SGA中，从而提高用户访问数据的性能。因为开发人员经常同时使用这两个表，所以在用户访问其中一个表时，将另一个表的数据也放入SGA中，可大大缩短用户访问数据的时间。如果一般情况下开发人员不会同时使用这些信息，那么簇将不能提高系统性能，并且这种情况下，簇实际上会导致系统性能的轻微下降，其原因是额外的表信息将占据更多的SGA空间。簇的另一个不足之处在于，当用户执行insert语句时将降低系统性能。引起性能下降的原因是簇在使用存储空间上采用的方法更加复杂，并且系统需要将多个表存储在同一个数据块中。簇表比单个表占用了更多的存储空间，这将导致系统扫描更多的数据。另外如果系统经常对这些表中的某一个表作全表扫描，那么不应当为这些表创建簇。因为如果创建了簇，那么额外数据将占用SGA的部分空间并导致额外的I/O操作，这两方面的原因都会降低系统性能。
 
       存储系统
               存储器的层次结构
               计算机的三层存储体系结构如下图所示。
               
               存储器层次结构示意框图
               三层存储结构是高速缓存（Cache）、主存储器（Main Memory，MM）和辅助存储器（外存储器）。若将CPU内部寄存器也看作存储器的一个层次，那么存储器的层次分为4层。若有些计算机没有高速缓存，那么存储器的层次分为两层，即只有主存和辅存。
               存储器的分类
               1）按位置分类
               存储器按位置分类，可分为内存和外存。
               （1）内存（主存）：用来存储当前运行所需要的程序和数据，速度快，容量小。
               （2）外存（辅存）：用来存储目前不参与运行的数据，容量大但速度慢。
               2）按材料分类
               存储器按材料分类，可分为磁存储器、半导体存储器和光存储器。
               （1）磁存储器：用磁性介质做成的，如磁芯、磁泡、磁盘、磁带等。
               （2）半导体存储器：根据所用元件又可分为双极型和MOS型；根据是否需要刷新又可分为静态和动态两类。
               （3）光存储器：由光学、电学和机械部件等组成，如光盘存储器。
               3）按工作方式分类
               存储器按工作方式分类，可分为读写存储器和只读存储器。
               （1）读写存储器：既能读取数据也能存入数据的存储器。
               （2）只读存储器：根据数据写入方式，又可细分为固定只读存储器、可编程只读存储器、可擦除可编程只读存储器、电擦除可编程只读存储器和闪速存储器。
               4）按访问方式分类
               存储器按访问方式分类，可分为按地址访问的存储器和按内容访问的存储器。
               5）按寻址方式分类
               存储器按寻址方式分类，可分为随机存储器、顺序存储器和直接存取存储器。
               （1）随机存储器（RandomAccessMemory，RAM）：这种存储器可对任何存储单元存入或读取数据，访问任何一个存储单元所需时间都是相同的。
               （2）顺序存储器（SequentiallyAddressedMemory，SAM）：访问数据所需时fi间与数据所在存储位置有关，磁带是典型的顺序存储器。
               （3）直接存取存储器（DirectAddressedMemory，DAM）：采用介于随机存取和顺序存取之间的一种寻址方式。磁盘是一种直接存取控制器，它对磁道的寻址是随机的，而在一个磁道内，则是顺序寻址。
               相联存储器
               相联存储器是一种按内容访问的存储器。其工作原理是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字。
               高速缓冲存储器（可简称为高速缓存或缓存）可用在相联存储器中，在虚拟存储器中用来作段表、页表或块表存储器，还可以用在数据库和知识库中。
               高速缓存
               高速缓存（Cache）是位于CPU和主存之间的高速存储子系统。采用高速缓存的主要目的是提高存储器的平均访问速度，使存储器的速度与CPU的速度相匹配。Cache的存在对程序员是透明的。其地址变换和数据块的替换算法均由硬件实现。通常Cache被集成到CPU内，以提高访问速度，其主要特点是容量小、速度快、成本高。
               1）Cache的组成
               Cache的组成如下图所示。Cache由两部分组成，即控制部分和缓存部分。缓存部分用来存放主存的部分复制信息。控制部分的功能是：判断CPU要访问的信息是否在Cache中，若在即为命中，若不在则没有命中。命中时直接对Cache寻址；未命中时，要按照替换原则，决定主存的一块信息放到Cache的哪一块里面。
               
               高速缓存的组成框图
               2）Cache中的地址映像方法
               因为处理机访问都是按主存地址访问的，而应从Cache中读写信息，因此这就需要地址映像，即把主存中的地址映射成Cache中的地址。地址映像的方法有3种，即直接映像、全相联映像和组相联映像。
               （1）直接映像就是主存的块与Cache中块的对应关系是固定的。主存中的块只能存放在Cache的相同块号中。因此，只要主存地址中的主存区号与Cache中的主存区号相同，则表明访问Cache命中。一旦命中，以主存地址中的区内块号立即可得到要访问的Cache中的块。这种方式的优点是地址变换很简单，缺点是灵活性差。
               （2）全相联映像允许主存的任一块可以调入Cache的任何一块的空间中。在地址变换时，利用主存地址高位表示的主存块号与Cache中的主存块号进行比较，若相同则为命中。这种方式的优点是主存的块调入Cache的位置不受限制，十分灵活；其缺点是无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢。
               （3）组相联映像是前面两种方式的折中。具体做法是将Cache中的块再分成组。组相联映像就是规定组采用直接映像方式而块采用全相联映像方式。这种方式下，通过直接映像方式来决定组号，在一组内再用全映像方式来决定Cache中的块号。由主存地址高位决定主存区号，与Cache中区号比较可决定是否命中。主存后面的地址即为组号，但组块号要根据全相联映像方式，由记录可以决定组内块号。
               3）替换算法
               选择替换算法的目标是使Cache获得最高的命中率。常用的替换算法有以下几种。
               （1）随机替换（RAND）算法：用随机数发生器产生一个要替换的块号，将该块替换出去。
               （2）先进先出（FIFO）算法：将最先进入的Cache信息块替换出去。
               （3）近期最少使用（LRU）算法：将近期最少使用的Cache中的信息块替换出去。这种算法比先进先出算法要好些，但此法也不能保证过去不常用的将来也不常用。
               （4）优化替换（OPT）算法：先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换，达到最优的目的。
               4）Cache的性能分析
               若H为Cache的命中率，tc为Cache的存取时间，tm为主存的访问时间，则Cache的等效访问时间ta为
               ta=Htc+(1-H)tm
               使用Cache比不使用Cache的CPU访问存储器的速度提高的倍数r可以用下式求得，即
               
               虚拟存储器
               虚拟存储器是由主存、辅存、存储管理单元及操作系统中存储管理软件组成的存储系统。程序员使用该存储系统时，可以使用的内存空间远远大于主存的物理空间，但实际上并不存在那么大的主存，故称其为虚拟存储器。虚拟存储器的空间大小取决于计算机的访存能力而不是实际外存的大小，实际存储空间可以小于虚拟地址空间。从程序员的角度看，外存被看作逻辑存储空间，访问的地址是一个逻辑地址（虚地址），虚拟存储器使存储系统既具有相当于外存的容量又有接近于主存的访问速度。
               虚拟存储器的访问也涉及虚地址与实地址的映像、替换算法等，这与Cache中的类似。前面讲的地址映像以块为单位，而在虚拟存储器中，地址映像以页为单位。设计虚拟存储系统需考虑的指标是主存空间利用率和主存的命中率。按存储映像算法，可将虚拟存储器的管理方式分为以下3种。
               （1）页式虚拟存储器。以页为信息传送单位的虚拟存储器。为实现页式管理，须建立实页与虚页间的关系表，称为页表；在页表及变换软件的控制下，可将程序的虚拟地址变换为内存的实地址。页式虚拟存储器的优点是：页表硬件少，查表速度快；主存零头少。页式虚拟存储器的缺点是：分页无逻辑意义，不利于存储保护。
               （2）段式虚拟存储器。以程序的逻辑结构形成的段作为主存分配依据的一种管理方法。为实现段式管理，须建立段表；在段地址变换机构及软件的控制下，可将程序的虚拟地址变换为主存的实地址。段式虚拟存储器的优点是：段的界线分明；支持程序的模块化设计；易于对程序段的编译、修改和保护；便于多道程序的共享。段式虚拟存储器的主要缺点是：主存利用率不高，查表速度慢。
               （3）段页式虚拟存储器。这是将段式虚拟存储器和页式虚拟存储器结合的一种管理方式。在这种虚拟存储器中，程序按逻辑结构分段，每一段再分成若干大小固定的页。程序的调入调出是按页进行的，而程序又可按段实现保护。这种管理方式兼有两者的优点，但地址变换速度比较慢。
               外存储器
               外存储器用来存放暂时不用的程序和数据，并且以文件的形式存储。CPU不能直接访问外存中的程序和数据，将其以文件为单位调入主存后方可访问。外存由磁表面存储器（如磁盘、磁带）及光盘存储器构成。
               1）磁盘存储器
               （1）磁盘存储器的构成。磁盘存储器由盘片、驱动器、控制器和接口组成。盘片用来存储信息；驱动器用于驱动磁头沿盘面径向运动以寻找目标磁道位置，驱动盘片以额定速率稳定旋转，并且控制数据的写入和读出；控制器接收主机发来的命令，将它转换成磁盘驱动器的控制命令，并实现主机和驱动器之间数据格式的转换及数据传送，以控制驱动器的读写操作；接口是主机和磁盘存储器之间的连接逻辑。
               （2）磁盘存储器的种类。根据所用材质的不同，磁盘存储器分为软盘和硬盘。
               ①软盘。为了正确存储信息，将盘片划成许多同心圆，称为磁道，从外到里编号，最外一圈为0道，往内道号依次增加。沿径向的单位距离的磁道数称为道密度，单位为tpi。将一个磁道沿圆周等分为若干段，每段称为一个扇段或扇区，每个扇区内可存放一个固定长度的数据块。磁道上单位距离可记录的比特数称为位密度，单位为bpi。因为每条磁道上的扇区数相同，而每个扇区的大小又一样，所以每个磁道都记录同样多的信息。又因为里圈磁道的圆周比外圈磁道的圆周小，所以里圈磁道的位密度要比外圈磁道的位密度高。最内圈的位密度称为最大位密度。
               磁盘容量有两种指标：一种是非格式化容量，它是指一个磁盘所能存储的总位数；另一种是格式化容量，它是指各扇区中数据区容量的总和。计算公式分别为：
               非格式化容量=面数×(磁道数/面)×内圆周长×最大位密度
               格式化容量=面数×(磁道数/面)×(扇区数/道)×(字节数/扇区)
               ②硬盘。按盘片是否固定、磁头是否移动等指标，硬盘可分为移动磁头固定盘片的磁盘存储器、固定磁头的磁盘存储器、移动磁头可换盘片的磁盘存储器和温彻斯特磁盘存储器（简称温盘）。一个硬盘驱动器内可装多个盘片，组成盘片组，每个盘片都配有一个独立的磁头。所以记录面上相同序号的磁道构成一个圆柱面，其编号与磁道编号相同。文件存储在硬盘上时尽可能放在同一圆柱面上，或者放在相邻柱面上，这样可以缩短寻道时间。
               2）光盘存储器
               （1）光盘存储器的类型。根据性能和用途，可分为只读型光盘、只写一次型光盘和可擦除型光盘。
               （2）光盘存储器的组成及特点。光盘存储器由光学、电学和机械部件等组成。特点是：记录密度高；存储容量大；采用非接触式读写信息；信息可长期保存；采用多通道记录时数据传输率可超过200Mb/s；制造成本低；对机械结构的精度要求不高；存取时间较长。
               磁盘阵列技术
               磁盘阵列是由多台磁盘存储器组成的、快速大容量且高可靠的外存子系统。现在常见的廉价冗余磁盘阵列（Redundant Array of Inexpensive Disks，RAID），就是一种由多块廉价磁盘构成的冗余阵列。虽然RAID包含多块磁盘，但是在操作系统下是作为一个独立的大型存储设备出现的。RAID技术分为几种不同的等级，分别可以提供不同的速度、安全性和性价比，如下表所示。
               
               廉价冗余磁盘阵列（RAID）
 
       互联网络
        互联网络（ICN）用来连接一个计算机系统中各个处理单元（或处理机）、存储模块以及各种外部设备，在系统软件控制下，使各处理单元或各个功能部件相互通信的硬件网络结构。
        常见的互联网结构有总线结构、交叉开关和多级互联网。并行处理机互连有多种方法，分别举例如下。
        （1）恒等置换：相同编号的输入端与输出端一一对应互连。其表达式如下：
        I（xn-1…xk…x1x0）=xn-1…xk…x1x0
        （2）交换置换：实现二进制地址编号中第0位位值不同的输入端和输出端之间的连接，其表达式如下：
        
        （3）方体置换：实现二进制地址编号中第k位位值不同的输入端和输出端之间的连接，其表达式如下：
        
        （4）均匀洗牌置换（Shuffle）：将输入端二进制地址循环左移一位得到对应的输出端二进制地址，其表达式如下：
        S（xn-1xn-2…x1x0）=xn-2xn-3…x1x0xn-1
        （5）蝶式置换：将输入端二进制地址的最高位和最低位互换位置得到对应的输出端二进制地址，其表达式如下：
        B（xn-1xn-2…x1x0）=x0xn-2…x1xn-1
        （6）位序颠倒置换：将输入端二进制地址的位序颠倒过来得到对应的输出端二进制地址，其表达式如下：
        P（xn-1xn-2…x1x0）=x0x1…xn-2xn-1
 
       千兆位以太网
        千兆位以太网是IEEE 802.3标准的扩展，在保持与以太网和快速以太网设备兼容的同时，提供1000Mb/s的数据带宽。千兆位以太网为交换机到交换机和交换机到节点工作站的连接提供了新的全双工操作模式，还为采用中继器和CSMA/CD共享连接提供了半双工操作模式。千兆位以太网与IEEE 802.3网络采用同样的帧格式、大小以及管理方式。它最初要求使用光纤电缆，但目前在5类非屏蔽双绞线电缆中也能很好地实现。
               千兆位以太网的分类
               千兆位以太网根据传输介质的不同可以分为4种，如下表所示。
               
               千兆位以太网的主要参数
               千兆位以太网标准只允许在媒体段中配置一个中继器，实际上在半双工模式下也只能配置一个中继器，增加一个中继器后铜缆媒体的跨距会增大一倍，而光纤媒体的跨距反而会减少。其系统覆盖范围如下。
               .1000Base-LX/SX：240m。
               .1000Base-CX：50m。
               .1000Base-TX：200m。
               以太网向千兆位以太网的升级方法
               现有以太网将逐渐向千兆位以太网升级，升级首先在现有的以太网LAN骨干网上进行，然后是服务器连接的升级，最终是工作站的升级。这些升级包括以下几个方面。
               （1）交换机到交换机链路的升级。快速以太网交换机或中继器之间的100Mb/s链路会被1000Mb/s的链路所替代，以提高骨干网交换机之间的通信速度，并支持更多的交换型和共享型快速以太网网段。
               （2）交换机到服务器链路的升级。在交换机和高性能服务器之间实现1000Mb/s链路的连接，并要求服务器安装千兆位以太网网卡。
               （3）快速以太网骨干网的升级。带有10/100Mb/s端口的快速以太网交换机可以升级支持多路100/1000Mb/s端口的千兆位以太网交换机或路由器和集线器（具有千兆位以太网接口和中继器）。这种升级允许服务器通过千兆位以太网网卡直接连接到骨干网上，可增加用户的高带宽应用与服务器的流量。千兆位以太网可以支持更多的网段、带宽和节点。
               （4）高性能工作站的升级。千兆位以太网网卡可将高性能工作站计算机升级到千兆位以太网。这些工作站计算机要连接到千兆位以太网的交换机或中继器上。
               千兆位以太网的应用
               千兆位以太网可以用于布线间到网络核心的通信，如下图所示。如需要为个别用户提供10Mb/s或100Mb/s交换或组交换时，可以通过快速以太网连接，也可以通过千兆位以太网链路连接。为了提高文件服务器的吞吐性能，它的连接也可以通过千兆位以太网进行。
               
               千兆位以太网与多个交换机的连接示意
 
       体系结构
        RPR的体系结构如下图所示。RPR采用了双环结构，由内层的环1和外层的环0组成，每个环都是单方向传送。相邻工作站之间的跨距包含传送方向相反的两条链路。RPR支持多达255个工作站，最大环周长为2000km。
        
        RPR体系结构
 
       预测
        随着项目进展，项目团队可根据项目绩效，对完工估算（EAC）进行预测，预测的结果可能与完工预算（BAC）存在差异。如果BAC已明显不再可行，则项目经理应考虑对EAC进行预测。预测EAC是根据当前掌握的绩效信息和其他知识，预计项目未来的情况和事件。预测要根据项目执行过程中所提供的工作绩效数据来产生、更新和重新发布。工作绩效信息包含项目过去的绩效，以及可能在未来对项目产生影响的任何信息。
        有关预测的相关计算会在15.4节中详细说明。
   题号导航      2021年上半年 嵌入式系统设计师 下午试卷 案例   本试卷我的完整做题情况  
1 /
2 /
3 /
4 /
5 /
 
第4题    在手机中做本题