免费智能真题库 > 历年试卷 > 嵌入式系统设计师 > 2025年上半年 嵌入式系统设计师 上午试卷 综合知识
  第18题      
  知识点：   可屏蔽中断与不可屏蔽中断
  关键词：   中断屏蔽   中断        章/节：   嵌入式微处理基础       

 
为了更加灵活地运用中断，计算机采用中断屏蔽技术，下列描述错误的是（30)。
 
 
  A.  不可屏蔽中断一旦提出请求，CPU必须无条件响应
 
  B.  中断源在对应的中断屏蔽位为屏蔽状态时，其中断请求不能被CPU响应
 
  C.  对可屏蔽中断，仅受本身屏蔽位控制，而不受CPU中断允许标志位控制
 
  D.  —般中断控制器将中断屏蔽位集中在一起，构成中断屏蔽寄存器
 
 
 

  相关试题：嵌入式微处理基础          更多>  
 
  第6题    2021年上半年  
   50%
异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。以下关于中断和异常的叙述中，正确的是()。..
  第25题    2019年下半年  
   68%
在五级流水线的嵌入式处理器设计中，一般包括取指、译码、执行、访存和回写。下面对这五个阶段描述不正确的是（25)。
  第25题    2020年下半年  
   54%
8086微处理器中执行单元负责指令的执行，它主要包括（25）。
   知识点讲解    
   · 可屏蔽中断与不可屏蔽中断
 
       可屏蔽中断与不可屏蔽中断
        可屏蔽中断和不可屏蔽中断都属于外部中断，是由外部中断源引起的。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。
        CPU一般设置两根中断请求输入线：可屏蔽中断请求INTR（Interrupt Require）和不可屏蔽中断请求NMI（Non Maskable Interrupt）。对于可屏蔽中断，除了受本身的屏蔽位控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF（Interrupt Flag）的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。IF位可以由用户控制，指令STI或Turbo C的Enable（）函数，将IF位置1（开中断），指令CLI或Turbo_c的Disable（）函数，将IF位清0（关中断）。
   题号导航      2025年上半年 嵌入式系统设计师 上午试卷 综合知识   本试卷我的完整做题情况  
1 /
2 /
3 /
4 /
5 /
6 /
7 /
8 /
9 /
10 /
11 /
12 /
13 /
14 /
15 /
 
16 /
17 /
18 /
19 /
20 /
21 /
22 /
23 /
24 /
25 /
26 /
27 /
28 /
29 /
30 /
 
31 /
32 /
33 /
34 /
35 /
36 /
37 /
38 /
39 /
40 /
41 /
42 /
43 /
44 /
45 /
 
46 /
47 /
48 /
49 /
50 /
51 /
52 /
53 /
54 /
55 /
56 /
57 /
58 /
59 /
60 /
 
61 /
62 /
63 /
64 /
65 /
66 /
67 /
68 /
69 /
70 /
71 /
72 /
73 /
74 /
75 /
 
第18题    在手机中做本题