|
|
|
本节主要介绍精简指令系统计算机、流水线技术、并行处理、互联网络等方面的知识。
|
|
|
|
|
|
复杂指令系统计算机（Complex Instruction Set Computer, CISC）的主要特点。
|
|
|
|
（1）指令数量众多：指令系统拥有大量的指令，通常有100～250条左右。
|
|
|
|
（2）指令使用频率相差悬殊：指令使用频率相差悬殊，最常使用的是一些比较简单的指令，仅占指令总数的20%，但在程序中出现的频率却占80%。而大部分复杂指令却很少使用。
|
|
|
|
（3）支持很多种寻址方式：支持的寻址方式通常为5～20种。
|
|
|
|
（4）变长的指令：指令长度不是固定的，变长的指令增加指令译码电路的复杂性。
|
|
|
|
（5）指令可以对存储器单元中数据直接进行处理：典型的CISC处理器通常都有指令能够直接对内存单元中的数据进行处理，其执行速度较慢。
|
|
|
|
精简指令系统计算机（Reduced Instruction Set Computer, RISC）不是简单地把指令系统进行简化，而是通过简化指令的途径使计算机的结构更加简单合理，以减少指令的执行周期数，从而提高运算速度。
|
|
|
|
|
|
（1）指令数量少：优先选取使用频率最高的一些简单指令以及一些常用指令，避免使用复杂指令。
|
|
|
|
（2）指令的寻址方式少：通常只支持寄存器寻址方式、立即数寻址方式以及相对寻址方式。
|
|
|
|
（3）指令长度固定，指令格式种类少：因为RISC指令数量少，格式相对简单，其指令长度固定，指令之间各字段的划分比较一致，译码相对容易。
|
|
|
|
（4）只提供了Load/Store指令访问存储器：只提供了从存储器读数Load和把数据写入存储器Store两条指令，其余所有的操作都在CPU的寄存器间进行。
|
|
|
|
（5）以硬布线逻辑控制为主：为了提高操作的执行速度，通常采用硬布线逻辑（组合逻辑）来构建控制器。而CISC机的指令系统很复杂，难以用组合逻辑电路实现控制器通常采用微程序控制。
|
|
|
|
（6）单周期指令执行：因为简化了指令系统，很容易利用流水线技术使得大部分指令都能在一个机器周期内完成。少数指令可能会需要多个周期执行，例如Load/Store指令因为需要访问存储器，其执行时间就会长一些。
|
|
|
|
（7）优化的编译器：RISC的精简指令集使编译工作简单化。因为指令长度固定、格式少、寻址方式少，编译时不必在具有相似功能的许多指令中进行选择，也不必为寻址方式的选择而费心，同时易于实现优化，从而可以生成高效率执行的机器代码。
|
|
|
|
采用RISC技术的CPU硬件一般具有如下特点：寄存器数量多；采用流水线组织；控制器的实现采用硬布线控制逻辑电路。
|
|
|
|
大多数RISC采用了Cache方案，使用Cache来提高取指的速度，而且有的RISC甚至使用两个独立的Cache来改善性能，一个称为指令Cache；另一个称为数据Cache。这样取指和读数可以同时进行，互不干扰。
|
|
|
|
在理论上来看，CISC和RISC都有各自的优势，不能认为精简指令计算机就好，复杂指令计算机就不好，事实上这两种设计方法很难找到完全的界线，而且在实际的芯片中，这两种设计方法也有相互渗透的地方，下表是两者的简单对比。
|
|
|
|
|
|
|
|
|
|
流水线技术是通过并行硬件来提高系统性能的常用方法，它其实是一种任务分解的技术，把一件任务分解为若干顺序执行的子任务，不同的子任务由不同的执行机构来负责执行，而这些执行机构可以同时并行工作。
|
|
|
|
|
|
假定有某种类型的任务，共可分成n个子任务，每个子任务需要时间t，则完成该任务所需的时间即为nt。若以传统的方式，则完成k个任务所需的时间是knt；而使用流水线技术执行，则花费的时间是（n+k-1）t。也就是说，除了第一个任务需要完整的时间外，其他都通过并行，节省了大量的时间，只需一个子任务的单位时间就够了。
|
|
|
|
如果每个子任务所需的时间不同，则其速度取决于其执行顺序中最慢的那个（也就是流水线周期值等于最慢的那个指令周期），要根据实际情况进行调整。
|
|
|
|
例如，若指令流水线把一条指令分为取指、分析和执行3部分，且3部分的时间分别是取指2ns，分析2ns，执行1ns。那么，最长的是2ns。要注意的是，在设计流水线的周期时，是以执行时间最长的那一个部分为标准的。因此100条指令全部执行完毕需要的时间就是：（2+2+1）+（100-1）×2=203 ns。
|
|
|
|
另外，还应该掌握几个关键的术语：流水线的吞吐率、加速比。流水线的吞吐率（ThroughPut rate, TP）是指在单位时间内流水线所完成的任务数量或输出的结果数量。完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的力口速比（speedup ratio）。
|
|
|
|
例如，在上述例子中，203ns的时间内完成了100条指令，则从指令的角度来看，该流水线的吞吐率为（100×109）/203=4.93×108/s（1s=109ns），加速比为500/203=2.46（如果不采用流水线，则执行100条指令需要500ns）。
|
|
|
|
|
|
流水线的关键在于“重叠执行”，因此如果这个条件不能够满足，流水线就会被破坏。这种破坏主要来自3种情况：
|
|
|
|
（1）转移指令。因为前面的转移指令还没有完成，流水线无法确定下一条指令的地址，因此也就无法向流水线中添加这条指令。从这里的分析可以看出：无条件跳转指令是不会影响流水线的。
|
|
|
|
全局性相关就是指转移指令（尤其是条件转移指令）与它后面的指令之间存在关联，使之不能同时解释，执行转移指令时，可能会改动指令缓冲器中预取到的指令内容，从而会造成流水线吞吐率和效率下降，比局部性相关的影响要严重得多，所以称为全局性相关。解决全局性相关有3种方法：猜测转移分支、加快和提前形成条件码、加快短循环程序的处理。
|
|
|
|
（2）共享资源访问的冲突。也就是后一条指令需要使用的数据，与前一条指令发生的冲突，或者相邻的指令使用了相同的寄存器，这也会使得流水线失败。为了避免冲突，就需要把相互有关的指令进行阻塞，这样就会引起流水线效率的下降。一般来说，指令流水线级数越多，越容易导致数据相关，阻塞流水线。当然，也可以在编译系统上进行设置，当发现相邻的语句存在资源共享冲突的时候，在两者之间插入其他语句，将两条指令进入流水线的时间拉开，以避免错误。
|
|
|
|
局部性相关处理由于流水机器同时解释多条指令，这些指令可能有对同一主存单元或同一寄存器“先写后读”的要求，这时就出现了相关，这种相关包括指令相关、访存操作数相关以及通用寄存器组相关等，它只影响相关的两条或几条指令，而且至多影响流水线的某些段推后工作，并不会改动指令缓冲器中预取到的指令内容，影响是局部的，所以称为局部性相关。解决局部性相关有两种方法：一种是推后法，即推后对相关单元的读，直至写入完成，另一种是通路法，即设置相关专用通路，使得不必先把运算结果写入相关存储单元，再从这里读出后才能使用，而是经过相关专用通路直接使用运算结果，这样可以加快速度。
|
|
|
|
（3）响应中断。当有中断请求时，流水线也会停止。流水线响应中断有两种方式：一种是立即停止现有的流水线，称为精确断点法，这种方法能够立即响应中断，缩短了中断响应时间，但是增加了中央处理器的硬件复杂度。还有一种是在中断时，在流水线内的指令继续执行，停止流水线的入口，当所有流水线内的指令全部执行后，再执行中断处理程序。这种方式中断响应时间较长，被称为不精确断点法，优点是实现控制简单。
|
|
|
|
|
|
在本节的介绍中，都是以线性流水线为例的，即假设系统中只存在一条流水线。如果系统中同时存在多条流水线，则需要进行变通处理。
|
|
|
|
例如，设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t。若采用常规标量单流水线处理机（即该处理机的度为1），连续执行12条指令，根据前面的介绍，则共需（12+3-1）t=14t。若采用度为4的超标量流水线处理机，连续执行上述12条指令，则因为同时运行4条流水线，平均每条流水线只需执行3条指令，因此只需（3+3-1）t=5t。
|
|
|
|
|
|
|
|
（1）超级标量处理机。在超级标量处理机中，配置了多个功能部件和指令译码电路，采取了多条流水线，还有多个寄存器端口和总线，因此可以同时执行多个操作，以并行处理来提高机器速度。它可以同时从存储器中取出几条指令同时送入不同的功能部件。超级标量机的硬件是不能重新安排指令的前后次序的，但可以在编译程序时采取优化的办法对指令的执行次序进行精心安排，把能并行执行的指令搭配起来。
|
|
|
|
（2）超级流水线处理机。超级流水线处理机的周期比其他结构的处理机短。与超级标量计算机一样，硬件不能调整指令的执行次序，而由编译程序解决优先问题。
|
|
|
|
（3）超长指令字处理机。超长指令字处理机是一种单指令流多操作码多数据的系统结构，编译程序在编译时把这个能并行执行的操作组合在一起，成为一条有多个操作段的超长指令，由这条超长指令控制计算机中多个互相独立的功能部件，每个操作段控制一个功能部件，相当于同时执行多条指令。
|
|
|
|
（4）向量处理机。向量处理机是一种具有向量数据表示、并设置有相应的指令和硬件、能对向量的各个元素进行并行处理的计算机。当进行向量运算时，它的性能要比大型机好得多。向量处理机有巨型计算机和向量协处理机（或称为数组处理机）两种类型，巨型计算机能对大量的数据进行浮点运算，同时它还是可以进行标量计算和一般数据处理的通用计算机。向量处理机一般采用流水线工作，当它处理一条数组指令时，对数组中的每个元素执行相同的操作，而且各元素间是互相无关的，因此流水线不会阻塞，能以每个时钟周期送出一个结果的速度运行。为了存储系统能及时提供数据，向量处理器配有一个大容量的、分成多个模块交错工作的主存储器。为了提高运算速度，在向量处理机的运算部件中可采用多个功能部件，例如向量部件、浮点部件、整数运算部件和计算地址用的地址部件。向量协处理机是专门处理浮点和向量运算的数组处理机，它连接到主机总线上。
|
|
|
|
（5）多处理机系统。多处理机具有两个或两个以上的处理机，共享I/O子系统，在操作系统统一控制下，通过共享主存或高速通信网络进行通信，协同求解一个个复杂的问题。多处理机通过利用多台处理机进行多任务处理来提高速度，利用系统的重组能力来提高可靠性、适应性和可用性。多处理机结构具有共享存储器和分布存储器两种不同的结构。具有共享存储器的多处理机中，程序员无数据划分的负担，编程容易；系统处理机数目较少，不易扩充。具有分布式存储器的多处理机结构灵活；容易扩充；难以在各个处理单元之间实现复杂数据结构的数据传送；任务动态分配复杂；现有软件可继承性差；需要设计新的并行算法。多处理机系统属于MIMD系统，与SIMD的并行处理机相比，有很大的差别。其根源就在于两者的并行性的层次不同，多处理机要实现的是更高一层的作业任务间的并行。
|
|
|
|
（6）大规模并行处理机。并行处理机有时也称为阵列处理机。并行处理机使用按地址访问的随机存储器，以SIMD方式工作。主要用于要求大量高速进行向量矩阵运算的应用领域。并行处理机制并行性来源于资源重复，把大量相同的处理单元通过互联网连接起来，在统一的控制器控制下，对各自分配来的数据并行完成同一条指令所规定的操作。并行处理机有两种基本结构类型：采用分布式存储器的并行处理结构和采用集中式共享存储器的并行处理结构。分布式存储器的并行处理结构中，每一个处理机都有自己局部的存储器，只要控制部件将并行处理的程序分配至各处理机，它们便能并行处理，各自从自己的局部存储器中取得信息。而共享存储多处理结构中的存储器是集中共享的，由于多个处理机共享，在各处理机访问共享存储器时会发生竞争。因此，需采取措施尽可能避免竞争的发生。MPP是由众多的微处理器（从几百到上万）组成的大规模的并行系统。MPP的出现成为计算机领域中一个研发热点，被用作开发万亿次甚至更高速的巨型机的主要结构。MPP可以采用市场上的出售的RISC处理器，所以有很高的性价比。
|
|
|
|
（7）对称多处理机。SMP目前也基于RISC微处理器。它与MPP最大的差别在于存储系统。SMP有一个统一共享主存空间，而MPP则是每个微处理器都拥有自己的本地存储器。
|
|
|
|
按多处理机之间连接的紧密程度，多机系统可分为紧耦合系统和松耦合系统两种。
|
|
|
|
紧耦合系统又称为直接耦合系统，是指各处理机之间通过互连网络共享内存。紧耦合多机系统由P台处理机、m个存储器模块、d个I/O通道和3个互联网络构成。处理机－存储器网络实现处理机与各存储模块的连接。处理机中断信号网络实现多处理机之间的互连。处理机-I/O互联网络实现处理机与外设的连接。每个处理机可自带局部存储器，也可自带Cache。存储器模块可采用流水工作方式。紧耦合多机系统多用于并行作业中的多任务，一般处理机是同构的。例如，SMP属于紧耦合多机系统。
|
|
|
|
松耦合系统又称为间接耦合系统，是指各处理机间通过共享I/O子系统、通道或通信线路实现机间通信，不共享内存。松耦合多处理机由P个处理机、1个通道、1个仲裁开关和消息传送系统。构成每个处理机带有一个局部存储器和一组I/O设备。在仲裁开关的通道中有高速通信存储，用来缓冲传送的信息块。松散耦合多处理机较适合粗粒度的并行计算。例如，MPP属于松耦合多机系统。
|
|
|
|
|
|
互联网络（ICN）用来连接一个计算机系统中各个处理单元（或处理机）、存储模块以及各种外部设备，在系统软件控制下，使各处理单元或各个功能部件相互通信的硬件网络结构。
|
|
|
|
常见的互联网结构有总线结构、交叉开关和多级互联网。并行处理机互连有多种方法，分别举例如下。
|
|
|
|
（1）恒等置换：相同编号的输入端与输出端一一对应互连。其表达式如下：
|
|
|
|
I（xn-1…xk…x1x0）=xn-1…xk…x1x0
|
|
|
|
（2）交换置换：实现二进制地址编号中第0位位值不同的输入端和输出端之间的连接，其表达式如下：
|
|
|
|
|
|
（3）方体置换：实现二进制地址编号中第k位位值不同的输入端和输出端之间的连接，其表达式如下：
|
|
|
|
|
|
（4）均匀洗牌置换（Shuffle）：将输入端二进制地址循环左移一位得到对应的输出端二进制地址，其表达式如下：
|
|
|
|
S（xn-1xn-2…x1x0）=xn-2xn-3…x1x0xn-1
|
|
|
|
（5）蝶式置换：将输入端二进制地址的最高位和最低位互换位置得到对应的输出端二进制地址，其表达式如下：
|
|
|
|
B（xn-1xn-2…x1x0）=x0xn-2…x1xn-1
|
|
|
|
（6）位序颠倒置换：将输入端二进制地址的位序颠倒过来得到对应的输出端二进制地址，其表达式如下：
|
|
|
|
P（xn-1xn-2…x1x0）=x0x1…xn-2xn-1
|
|
|
