|
|
|
采用单一工艺制造的存储器很难同时满足大容量、高速度和低成本的要求。比如双极型半导体存储器的存取速度快，但是难以构成大容量存储器。而大容量、低成本的磁表面存储器的存取速度又远低于半导体存储器，并且难以实现随机存取。
|
|
|
|
所谓存储系统的层次结构就是把各种不同容量和不同存取速度的存储器按一定的结构有机地组织在一起，程序和数据按不同的层次存放在各级存储器中，而整个存储系统具有较好的速度、容量和价格等方面的综合性能指标。
|
|
|
|
下图是存储系统层次结构示意图，该系统由三类存储器构成。主存和辅存构成一个层次，高速缓存和主存构成另一个层次。
|
|
|
|
|
|
|
|
|
|
这个层次主要解决存储器的速度问题。在早期的计算机中，CPU与主存在速度上非常接近。例如IBM704计算机的CPU周期为12μs，其主存的存取周期也为12μs，随着所采用的器件和工艺的改进，CPU的速度提高很快，目前CPU的机器周期可达几个毫微秒甚至更短，而主存的存取周期则由于种种因素的限制，只能达到几十甚至几百毫微秒。因而CPU和主存之间在速度上存在一定差距，主存的工作速度限制了整机运行速度的提高。为了减少两者速度差别所造成的影响，首先在CPU内设置通用寄存器组，尽量减少CPU对内存的访问。然而，CPU寄存器数目不可能太多（一般只有几个或几十个），要根本解决存储器的速度问题，需要在CPU与主存之间再增设一级存储器，称为高速缓冲存储器。
|
|
|
|
|
|
这个层次主要解决存储器的容量问题。在一段时间内，中央处理器运行的程序和使用的数据只是整个存储系统存储信息的一小部分，这部分程序和数据处于“活动”的状态，而其他大部分程序和数据则处于暂时不被使用的“静止”状态，因此可以把正在被CPU使用的“活动”的程序和数据放在主存中，其余信息则存放在容量大、但速度较慢的辅存中。当某时刻CPU需要用到存放在辅存中的某些信息时，可通过有关的I/O操作将这部分信息从辅存中调往主存。反之，原存放在主存中而现在暂时不用的部分信息也可以从主存中调往辅存，以备后用。这样，程序仍能得到较快的执行速度，而主存容量不足这一缺陷则由辅存的大容量来弥补。因此，具有“主存—辅存”层次的存储系统是一个既具有主存的存取速度又具有辅存的大容量低成本特点的一个存储器总体。
|
|
|
